[发明专利]一种实现处理器直接连接扩展计算模块的方法

说明书

本发明涉及一种实现处理器直接连接扩展计算模块的方法，包括：在处理器内原有的特殊目的寄存器（SPR）访问接口或存储访问接口上再引出1个接口用来连接扩展算术逻辑单元（ALU）的寄存器文件；所述处理器的内核，访问SPR时有1个SPR接口，访问外部存储器时有1个存储访问接口，其中包括2种连接方式，方式一：SPR接口连接扩展ALU方式；方式二：存储访问接口连接扩展ALU方式；这2种方式可以二选一，也可以同时使用。本发明的有益效果是：（1）不需要处理器修改指令集，使用现有处理器指令集即可，无需新增定制指令或协处理器指令。（2）不改动处理器内核流水线结构，利用处理器内核访问内部寄存器或外部存储器的接口来实现扩展。

技术领域

本发明涉及处理器技术领域，具体的说是一种实现处理器直接连接扩展计算模块的方法。

背景技术

定制指令加速是指允许设计者在可配置处理器中插入自定义指令来实现某些领域或算法加速计算的方法。采用定制指令实现加速，往往要借助处理器的特定工具，设计者须前期要对初始C/C++等软件程序和算法进行评估，分析计算瓶颈，使用处理器厂商提供的特定定制指令的工具或指令描述语言来实现。实现定制指令的硬件集成到处理器内部，作为数据通路加速的一部分。

定制指令加速是一种需要软硬件之间反复迭代，寻找最优的处理器架构配置和专用指令加速的方法。定制指令需要由编译器识别，如果初始C/C++算法和用户使用的场景差距较大，或者设计者不能概括用户的所有使用场景，或者编译器不能识别某些场景应用时，定制指令加速效果会降低。

定制指令设计和实现依赖于可配置处理器的硬件架构，实现定制指令的硬件逻辑要集成到处理器流水线中，实现逻辑的引入会导致处理器流水线延迟增加，从而降低了处理器的工作频率和性能。

协处理器核加速是一种与处理器紧密协作，针对特定算法进行硬件加速的加速方法。协处理器指用来协同主处理器执行某种特定操作的专用处理芯片或模块。协处理器一般只针对相对成熟和固定的运算进行加速，例如浮点运算。协处理器通过专用的数据通道和指令通信基址来提高信息吞吐量，减少处理器的指令数据传输负担。处理器读取协处理器指令后，传输给协处理器，并继续后续指令的读取。处理器的流水线可以与协处理器的流水线完全屏蔽，直到得到协处理器运算结果，才将结果传输到内部寄存器或外部存储器。

协处理器本身也有类似处理器的特征，有内部流水线等结构，而非仅是专门计算加速模块，所以会占用较大芯片面积。

协处理器只针对特定的应用，例如浮点协处理器只能加速浮点运算，无法根据应用实现灵活的改动，同时需要的协处理器指令和接口。当更换新加速的算法或应用时需要重新设计协处理器本身，同时主处理器也要有新加速的算法的协处理器指令。

发明内容

针对上述现有技术不足，本发明提供一种不需要通过增加定制指令实现处理器直接连接扩展计算模块的方法。

本发明提供的一种实现处理器直接连接扩展计算模块的方法是通过以下技术方案实现的：

一种实现处理器直接连接扩展计算模块的方法，包括：

在处理器内原有的特殊目的寄存器（SPR）访问接口或存储访问接口上再引出1个接口用来连接扩展算术逻辑单元（ALU）的寄存器文件；

所述处理器的内核，访问SPR时有1个SPR接口，访问外部存储器时有1个存储访问接口，其中包括2种连接方式，方式一：SPR接口连接扩展ALU方式；方式二：存储访问接口连接扩展ALU方式；这2种方式可以二选一，也可以同时使用；

通过寄存器来实现所述处理器的内核与扩展ALU通信；在处理器看来，扩展ALU就是一堆寄存器；当处理器内核往扩展ALU输入寄存器写入源操作数后，扩展ALU启动运算，运算完成后结果送往扩展ALU输出寄存器；

其中：