[发明专利]烧录控制系统以及烧录控制方法

说明书

本申请提供一种烧录控制系统，包括上位机以及逻辑控制单元，所述上位机用于将待烧录信号转换为总线信号，所述逻辑控制单元包括解析模块、信号转换模块以及烧录接口：所述解析模块判断是否可将所述总线信号转换为接口信号，并将输出所述总线信号给所述信号转换模块；所述信号转换模块将所述总线信号转换为时钟信号及数据信号输出烧录接口，以对逻辑控制单元进行烧录。本申请还提供一种烧录控制方法。根据本申请提供的烧录控制系统及方法可以加速烧录过程。

技术领域

本申请涉及一种烧录控制系统以及烧录控制方法，特别涉及一种应用JTAG(JoinTest Action Group)接口的芯片的烧录控制系统以及烧录控制方法。

背景技术

目前的可编程逻辑器件(CPLD)厂商在进行器件程序更新时，通常使用CPU各总线(SPI、LPC、I2C)转为通用输入输出总线进而控制JTAG接口实现对CPLD的写入。CPLD通常在器件内部定义一个TAP(Test Access Port)以通过JTAG接口对CPLD内部节点进行测试。

然而，目前的GPIO控制方式都没有对应的数据加速机制，都是使用一个命令控制一次烧录信号变化。

发明内容

鉴于上述内容，有必要提供一种可实现线上对CPLD进行快速烧录的烧录控制系统以及烧录控制方法。

本申请的一实施方式提供一种烧录控制系统，包括上位机以及逻辑控制单元，所述上位机与所述逻辑控制单元通信连接，所述上位机用于将待烧录信号转换为总线信号，所述逻辑控制单元包括解析模块、信号转换模块以及烧录接口：

所述解析模块用于判断是否能够将所述总线信号转换为接口信号，并在所述总线信号能够转换为接口信号时输出所述总线信号给所述信号转换模块；以及

所述信号转换模块用于将所述总线信号转换为接口信号输出至所述烧录接口，以对所述逻辑控制单元进行烧录。

作为一种优选方案，所述上位机包括第一输出端，所述解析模块包括第一输入端，所述上位机的第一输出端电连接所述解析模块的第一输入端以接收所述总线信号。

作为一种优选方案，所述解析模块还包括第一输出端，所述信号转换模块包括第一输入端，所述解析模块的第一输出端电连接所述信号转换模块的第一输入端。

作为一种优选方案，所述烧录接口包括第一输出端、第一输入端、第二输入端以及第三输入端，所述信号转换模块还包括第二输入端、第一输出端、第二输出端以及第三输出端，所述信号转换模块的第一输出端、第二输出端以及第三输出端分别电连接所述烧录接口的第一输入端、第二输入端以及第三输入端，所述信号转换模块的第二输入端电连接所述烧录接口的第一输出端。

作为一种优选方案，所述接口信号为JTAG接口信号，所述接口信号包括时钟信号以及数据信号。

作为一种优选方案，所述总线信号为串行外设接口总线信号。

作为一种优选方案，所述逻辑控制单元为可编程逻辑控制器件。

作为一种优选方案，所述烧录接口为联合测试工作组接口。

本申请实施方式还提供一种烧录控制方法，所述烧录控制方法包括如下步骤：

转换待烧录信号为总线信号；

判断是否能够将所述总线信号转换为JTAG接口信号；

若能够将所述总线信号转换为JTAG接口信号，将所述总线信号转换为JTAG接口信号；以及

进行烧录。

作为一种优选方案，所述总线信号为串行外设接口总线信号。