[发明专利]一种基于FIR滤波器的半数字锁相环

权利要求书

1.一种基于FIR滤波器的半数字锁相环，其特征在于，所述半数字锁相环包括：FIR滤波器、积分路径和数字/电压控制振荡器，所述FIR滤波器包括：计数器、延时链、多个分频器、多个鉴相器和低通滤波器，其中，所述多个分频器与所述数字/电压控制振荡器的输出端连接，每个分频器连接一个鉴相器，所述多个鉴相器与所述低通滤波器连接，所述积分路径分别与所述多个分频器中的其中一个分频器和所述数字/电压控制振荡器的输入端连接；

所述计数器产生的控制信号经过所述延时链延时后产生多个延时单元，每个延时单元控制一个分频器产生一路时钟信号，所述多个分频器将产生的时钟信号输入对应的鉴相器，所述鉴相器获取外部输入的参考时钟信号与接收的时钟信号之间的第一相位误差信号，将所述多个鉴相器获取的多个所述第一相位误差信号输入所述低通滤波器中合成为模拟域的电压控制信号，根据所述电压控制信号控制所述数字/电压控制振荡器的输出频率，其中，所述延时链为寄存器链，所述寄存器链包括多级寄存器；

所述积分路径获取外部输入的所述参考时钟信号与对应的分频器输入的时钟信号之间的第二相位误差信号，根据所述第二相位误差信号产生数字控制信号，根据所述数字控制信号控制所述数字/电压控制振荡器的输出频率。

2.根据权利要求1所述的一种基于FIR滤波器的半数字锁相环，其特征在于，所述多个鉴相器为多个模拟鉴相器，所述低通滤波器为无源低通滤波器；每个模拟鉴相器设置有参考时钟信号输入端和时钟信号输入端，该参考时钟信号输入端用于接收外部输入的参考时钟信号，该时钟信号输入端用于接收对应的分频器输入的时钟信号；

所述模拟鉴相器获取所述参考时钟信号与对应的分频器输入的时钟信号之间的第一相位误差信号，将所述多个模拟鉴相器获取的多个所述第一相位误差信号输入所述无源低通滤波器中合成为模拟域的电压控制信号，根据所述电压控制信号控制所述数字/电压控制振荡器的输出频率。

3.根据权利要求2所述的一种基于FIR滤波器的半数字锁相环，其特征在于，所述积分路径包括：二进制鉴相器和有限状态机，所述二进制鉴相器与所述多个分频器中的其中一个分频器连接，所述二进制鉴相器的输出端与所述有限状态机的输入端连接，所述有限状态机的输出端与所述数字/电压控制振荡器的输入端连接；

所述二进制鉴相器设置有参考时钟信号输入端和时钟信号输入端，该参考时钟信号输入端用于接收外部输入的所述参考时钟信号，该时钟信号输入端用于接收对应的分频器输入的时钟信号；

所述二进制鉴相器获取所述参考时钟信号与对应的分频器输入的时钟信号之间的第二相位误差信号，根据所述第二相位误差信号控制所述有限状态机工作，产生数字控制信号，根据所述数字控制信号控制所述数字/电压控制振荡器的输出频率。

4.根据权利要求3所述的一种基于FIR滤波器的半数字锁相环，其特征在于，所述寄存器链包括三级寄存器，每级延迟单个时钟周期；

所述计数器产生的控制信号经过所述寄存器链延时后产生四个延时单元，每个延时单元控制一个分频器产生一路时钟信号，四个分频器将产生的时钟信号输入对应的模拟鉴相器，所述模拟鉴相器获取外部输入的参考时钟信号与接收的时钟信号之间的第一相位误差信号，将四个模拟鉴相器获取的四个所述第一相位误差信号输入所述无源低通滤波器中合成为模拟域的电压控制信号，根据所述电压控制信号控制所述数字/电压控制振荡器的输出频率；

所述二进制鉴相器获取所述参考时钟信号与对应的分频器输入的时钟信号之间的第二相位误差信号，根据所述第二相位误差信号控制所述有限状态机工作，产生数字控制信号，根据所述数字控制信号控制所述数字/电压控制振荡器的输出频率。