[发明专利]GOA测试电路、阵列基板、显示面板和GOA测试方法

权利要求书

1.一种GOA测试电路，用于对显示面板的阵列基板中的GOA电路进行测试，所述GOA电路包括级联的多个GOA单元，所述多个GOA单元中至少有一个具有测试节点，其特征在于，所述GOA测试电路设置在所述多个GOA单元所在区域中，所述GOA测试电路包括：

至少一条测试总线，所述测试总线与设置在所述显示面板的测试焊盘电连接；

与至少一个具有测试节点的GOA单元一一对应的至少一个测试单元，所述具有测试节点的GOA单元具有至少一个测试节点，该GOA单元对应的测试单元包括至少一条二级测试线和与所述至少一个测试节点一一对应的至少一条三级测试线，所述二极测试线与所述测试总线电连接，所述三级测试线与对应的测试节点电连接，其中，在对所述测试节点的信号进行测试时，建立所述三级测试线与所述二极测试线之间的电连接。

2.如权利要求1所述的GOA测试电路，其特征在于，所述测试总线和所述三级测试线均延第一方向延伸，所述二级测试线延第二方向延伸，其中，所述第一方向为所述多个GOA单元的列方向，所述第二方向与所述第一方向交叉设置。

3.如权利要求1所述的GOA测试电路，其特征在于，每个GOA单元均包括：

第一薄膜晶体管，所述第一薄膜晶体管的栅极和漏极均与信号输入端相连，源极与第一节点相连；

第二薄膜晶体管，所述第二薄膜晶体管的栅极与复位信号输入端相连，漏极与所述第一节点相连，源极与低电平直流信号源相连；

第三薄膜晶体管，所述第三薄膜晶体管的栅极与所述第一节点相连，漏极与时钟信号输入端相连，源极与信号输出端相连，其中，所述信号输出端与有效显示区中相应的扫描线相连；

第五薄膜晶体管，所述第五薄膜晶体管的栅极与第二节点相连，漏极与第一高电平直流信号源相连，源极与第三节点相连；

第六薄膜晶体管，所述第六薄膜晶体管的栅极与所述第一节点连接，漏极与所述第三节点连接，源极与所述低电平直流信号源相连；

第八薄膜晶体管，所述第八薄膜晶体管的栅极与所述第一节点连接，漏极与所述第二节点相连，源极与所述低电平直流信号源相连；

第九薄膜晶体管，所述第九薄膜晶体管的栅极和漏极均与所述第一高电平直流信号源相连，源极与所述第二节点相连；

第十薄膜晶体管，所述第十薄膜晶体管的栅极与所述第三节点连接，漏极与所述第一节点相连，源极与所述低电平直流信号源相连；

第十一薄膜晶体管，所述第十一薄膜晶体管的栅极与所述第三节点相连，漏极与所述信号输出端相连，源极与所述低电平直流信号源相连；

第十二薄膜晶体管，所述第十二薄膜晶体管的栅极与第四节点相连，漏极与第二高电平直流信号源相连，源极与第五节点相连；

第十三薄膜晶体管，所述第十三薄膜晶体管的栅极与所述第一节点连接，漏极与所述第五节点连接，源极与所述低电平直流信号源相连；

第十四薄膜晶体管，所述第十四薄膜晶体管的栅极与所述第一节点连接，漏极与所述第四节点相连，源极与所述低电平直流信号源相连；

第十五薄膜晶体管，所述第十五薄膜晶体管的栅极和漏极均与所述第二高电平直流信号源相连，源极与所述第四节点相连；

第十六薄膜晶体管，所述第十六薄膜晶体管的栅极与所述第五节点连接，漏极与所述第一节点相连，源极与所述低电平直流信号源相连；

第十七薄膜晶体管，所述第十七薄膜晶体管的栅极与所述第五节点相连，漏极与所述信号输出端相连，源极与所述低电平直流信号源相连；

其中，GOA单元的测试节点包括所述信号输入端、所述信号输出端、所述第一节点、所述第二节点、所述第三节点、所述第四节点和所述第五节点中的一个或多个。