[发明专利]对芯片数据异常处理逻辑的验证装置和方法

说明书

一种对芯片数据异常处理逻辑的验证装置和方法，基于寄存器抽象模型，其中，寄存器抽象模型中包括：造错函数，用于为待测设计中存储器的存储记录产生数据异常，并且将存储器对应存储记录的标识位，设置为数据异常标识；存储器读写逻辑，用于对存储器执行读或写操作；数据异常处理逻辑，当读取标识位为数据异常标识时，寄存器抽象模型调用数据异常处理逻辑进行校验计算，进而使寄存器抽象模型与待测设计的校验计算结果在比较器中自动匹配。通过所述装置和方法，可以解决现有技术中数据异常处理逻辑验证不灵活，复用性差以及测试强度低的问题。

技术领域

本发明涉及芯片调试技术，特别是涉及一种对芯片数据异常处理逻辑的验证装置和方法。

背景技术

寄存器模型是针对芯片中的寄存器和存储器的一份建模，芯片中的寄存器与存储器在寄存器模型中都有一份对应的数据结构以及实现各类功能的函数例如后门访问、前门访问、按域赋值、按条目赋值等等。

数据异常处理逻辑是增强芯片健壮性的一个重要部分，验证需要保证在遇到数据异常情况时不会发生致命错误导致芯片无法正常工作；本发明中所描述的数据异常主要包括由于宇宙射线等外界因素导致的芯片中存储单元异常翻转引起的奇偶校验以及ECC校验出错。

对数据异常处理逻辑的验证包含两方面的内容：数据异常的产生，异常处理逻辑的验证。

在过去的验证中如图1所示通常使用强制赋值的方式来产生数据异常，待测的存储器中不仅仅有数据还存在冗余的校验位，当使用强制赋值的方式将数据位中一个或几个比特翻转后，数据异常校验逻辑就会发现按存储器中数据计算出的校验值与存储器中存储的校验值不一致，从而发现数据异常，之后会启动数据异常处理逻辑对异常进行处理。

但是在参考模型中存储器抽象模型只有存储器数据，没有冗余的校验数据，没有方法感知数据异常，从而无法保证其行为与待测设计一致，所以在发生数据异常后待测设计与参考模型的计算结果在比较器中会发生不匹配。因此在过去的验证方式往往通过波形确认的方式来进行异常处理逻辑的验证。使用强制赋值的方式存在不够灵活，可重用性差等缺点，波形确认方式也存在测试强度不够等缺点。

发明内容

本发明实施例所要解决的技术问题是，如何解决现有技术中数据异常处理逻辑验证不灵活，复用性差以及测试强度低的问题。

为了解决上述的技术问题，本发明实施例提供的技术方案如下：

本发明提供了一种对芯片数据异常处理逻辑的验证装置，基于寄存器抽象模型，所述寄存器抽象模型中包括：造错函数，用于为待测设计中存储器的存储记录产生数据异常，并且将存储器对应所述存储记录的标识位，设置为数据异常标识；存储器读写逻辑，用于对存储器执行读或写操作；数据异常处理逻辑，当读取所述标识位为数据异常标识时，所述寄存器抽象模型调用所述数据异常处理逻辑进行校验计算，进而使所述寄存器抽象模型与待测设计的校验计算结果在比较器中自动匹配。

较优的，所述造错函数根据预设错误设置以及校验算法的类型，对需要造错的存储记录中的非校验数据选取相应字段进行翻转，实现数据异常的产生。

较优的，所述预设错误设置包括：需要被造错记录的地址、错误的比特数、存储器名以及校验算法。

较优的，所述造错函数通过直接编程接口对所述相应字段翻转。

较优的，所述存储器读写逻辑对存储器中的存储记录执行写操作操作时，将存储记录的数据异常标识清除。

本发明还提供了一种对芯片数据异常处理逻辑的验证方法，基于寄存器抽象模型，包括：为待测设计中存储器的存储记录产生数据异常；将存储器对应所述存储记录的标识位，设置为数据异常标识；当读取所述标识位为数据异常标识时，调用所述数据异常处理逻辑进行校验计算；所述寄存器抽象模型与待测设计的校验计算结果在比较器中自动匹配。