[发明专利]一种3D NAND Flash

权利要求书

1.一种3D NAND Flash，其特征在于，包括：MCU、总线控制电路、总线和多个寄存器；

所述多个寄存器被预先划分为至少两个寄存器组；任意一个所述寄存器组具有预设的唯一组地址段，任意一个所述寄存器在该寄存器所属的寄存器组中，具有预设的唯一局部寻址地址段；

任意一个所述寄存器组通过局部总线与所述总线控制电路连接；所述局部总线为所述总线的一部分；所述总线控制电路与所述MCU连接；

所述MCU，用于向所述总线控制电路发送第一信号；所述第一信号包括：至少一个所述寄存器的地址，任意一个所述寄存器的地址包括该寄存器所属的寄存器组的组地址段和该寄存器在所属寄存器组中的局部寻址地址段；

所述总线控制电路，用于在接收到所述第一信号后，向所述第一信号中的组地址段指示的寄存器组中的寄存器发送第二信号；发向任意一个寄存器组的第二信号包括：所述第一信号中属于该寄存器组的局部寻址地址段；

所述第一信号中组地址段指示的寄存器组中的寄存器，用于响应所接收到的第二信号；

其中，所述总线控制电路发向任意一个寄存器组的第二信号仅包括：所述第一信号中属于该寄存器组的局部寻址地址段，第二信号不包括第一信号中属于该寄存器所属的寄存器组的组地址段；

其中，所述多个寄存器中的任意一个寄存器在所述3D NAND Flash中具有预设的唯一物理位置；

所述多个寄存器被预先划分为所述至少两个寄存器组的划分原则包括：划分后的任一寄存器组所包含的各寄存器的物理位置间的距离属于预设范围；

其中，所述划分原则还包括：划分后的不同寄存器组所包含的寄存器的数量间的差值小于预设阈值。

2.根据权利要求1所述的3D NAND Flash，其特征在于，任意一个寄存器组的组地址段由第一目标位数的二进制数表示；所述第一目标位数为采用所述二进制数区分表示所述至少两个寄存器组时所需的最少位数。

3.根据权利要求1所述的3D NAND Flash，其特征在于，对于任意一个寄存器，该寄存器在所属的寄存器组中的局部寻址地址段由第二目标位数的二进制数表示；所述第二目标位数为采用所述二进制数区分表示待分析寄存器组中的寄存器时所需的最少位数；所述待分析寄存器组为所述至少两个寄存器组中包含寄存器的数目最多的寄存器组。

4.根据权利要求2所述的3D NAND Flash，其特征在于，所述发向任意一个寄存器组的第二信号还包括：所述第一信号中存储地址为属于该寄存器组的局部寻址地址段的待存储数据；

所述第一信号中组地址段指示的寄存器组中的寄存器，用于响应所接收到的第二信号，包括：

所述第一信号中组地址段指示的寄存器组中的任一寄存器，具体用于判断所接收到的第二信号包含的局部寻址地址段中，是否存在目标局部寻址地址段；所述目标局部寻址地址段为与该寄存器在所属寄存器组中的局部寻址地址段相同的局部寻址地址段；若存在所述目标局部寻址地址段，则将所接收到的所述第二信号中存储地址为所述目标局部寻址地址段的待存储数据进行存储。

5.根据权利要求1所述的3D NAND Flash，其特征在于，所述总线控制电路由同或门和与门构成；

所述同或门，用于确定所述第一信号中的组地址段所指示的寄存器组；

所述与门，用于确定是否将该第一信号中的局部寻址地址段发送给所述组地址段所指示的寄存器组。

6.根据权利要求5所述的3D NAND Flash，其特征在于，所述同或门所确定的所述组地址段指示的寄存器的数量为一个。