[发明专利]存储元件的制造方法有效
申请号: | 201910323101.5 | 申请日: | 2019-04-22 |
公开(公告)号: | CN111834301B | 公开(公告)日: | 2023-10-17 |
发明(设计)人: | 朴哲秀;陈明堂;柯顺祥 | 申请(专利权)人: | 华邦电子股份有限公司 |
主分类号: | H10B12/00 | 分类号: | H10B12/00 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 罗英;臧建明 |
地址: | 中国台湾台*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储 元件 制造 方法 | ||
1.一种存储元件的制造方法,包括:
在基底中形成多个隔离结构,以将所述基底分隔成多个有源区;
在所述基底中形成多个字线组,所述字线组沿着Y方向延伸并穿过所述隔离结构与所述有源区;
在所述基底上形成多个位线结构,所述位线结构沿着X方向延伸并横跨所述字线组;
在所述位线结构之间的所述基底上形成第一介电层;
在所述第一介电层中形成多个第一沟槽,其分别对应所述字线组;
将第二介电层填入所述第一沟槽中;
移除部分所述第一介电层,使得所述第一介电层的顶面低于所述第二介电层的顶面;
形成第一掩膜层,以覆盖所述第一介电层的所述顶面与所述第二介电层的所述顶面;
以所述第一掩膜层为掩膜,进行第一蚀刻工艺,以于所述第一介电层中形成多个第二沟槽;
将第三介电层填入所述第二沟槽中;
移除所述第一介电层,以于所述第二介电层与所述第三介电层之间形成多个接触窗开口;以及
将导体材料填入所述接触窗开口中。
2.根据权利要求1所述的存储元件的制造方法,其中所述第一掩膜层的顶面具有多个第一凹口,其对应于所述隔离结构。
3.根据权利要求2所述的存储元件的制造方法,还包括在所述第一掩膜层上形成第二掩膜层,其中所述第二掩膜层填入所述第一凹口中,使得所述第二掩膜层的顶面处形成多个第二凹口。
4.根据权利要求3所述的存储元件的制造方法,其中各所述第二凹口的底部宽度大于其顶部宽度。
5.根据权利要求3所述的存储元件的制造方法,其中位于所述第一介电层上的所述第二掩膜层具有第一厚度,位于所述第二介电层上的所述第二掩膜层具有第二厚度,所述第二厚度大于所述第一厚度。
6.根据权利要求3所述的存储元件的制造方法,其中所述第一掩膜层包括超低温氧化物、原子层氧化物或其组合,所述第二掩膜层包括氮化物。
7.根据权利要求3所述的存储元件的制造方法,其中所述第一蚀刻工艺对所述第一掩膜层的蚀刻速率大于对所述第二掩膜层的蚀刻速率。
8.根据权利要求3所述的存储元件的制造方法,其中所述第一蚀刻工艺对所述第一介电层的蚀刻速率大于对所述第二掩膜层的蚀刻速率。
9.根据权利要求3所述的存储元件的制造方法,其中所述移除所述第一介电层以形成所述接触窗开口的步骤包括进行第二蚀刻工艺,其包括干式蚀刻工艺、湿式蚀刻工艺或其组合。
10.根据权利要求9所述的存储元件的制造方法,其中所述第二蚀刻工艺对所述第一介电层的蚀刻速率大于对所述第二介电层、所述第三介电层的蚀刻速率。
11.根据权利要求1所述的存储元件的制造方法,其中所述第一介电层的材料包括旋涂式介电材料,所述第二介电层包括氮化物,所述第三介电层包括氮化物。
12.根据权利要求1所述的存储元件的制造方法,其中将所述导体材料填入所述接触窗开口中之后,所述方法还包括:
回蚀所述导体材料;
在所述导体材料上形成金属硅化物层;以及
在所述金属硅化物层上形成金属层。
13.根据权利要求1所述的存储元件的制造方法,还包括在所述导体材料上形成多个电容器,其中所述电容器中的一者包括:下电极、上电极以及配置在所述上电极与所述下电极之间的介电层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910323101.5/1.html,转载请声明来源钻瓜专利网。