[发明专利]一种脉冲产生电路

说明书

本发明实施例公开了一种脉冲产生电路，所述脉冲产生电路包括：控制电路以及脉冲信号生成电路；其中，所述控制电路适于接入所述脉冲信号生成电路生成的脉冲信号，所述控制电路适于响应于所述脉冲信号的第一边沿，延时输出控制信号的第二边沿，所述第二边沿的跳变方向与所述第一边沿反向；所述脉冲信号生成电路适于接入时钟信号以及所述控制信号，所述脉冲信号生成电路适于跟随时钟信号的第一边沿生成所述脉冲信号的第一边沿，并且适于跟随所述控制信号的第二边沿生成所述脉冲信号的第二边沿。本发明实施例中的技术方案可以改变输出的脉冲信号的脉冲宽度。

技术领域

本发明涉及电路领域，尤其涉及一种脉冲产生电路。

背景技术

非易失存储器(Non-volatile Memory，NVM)的出现，为扩展计算机内存提供了新的途径，被广泛应用到各种系统级芯片(System on Chip，SOC)当中。

在IP与系统接口通信协议上，往往都有各自的时序限制，系统时钟的误操作，例如，时钟占空比变化等，对读出IP的数据是否正确，具有重大影响。

如何改变输出的脉冲信号的脉冲宽度的成为亟待解决的问题。

发明内容

本发明解决的问题是改变输出的脉冲信号的脉冲宽度。

为解决上述问题，本发明提供一种脉冲产生电路，包括：控制电路以及脉冲信号生成电路；其中，所述控制电路适于接入所述脉冲信号生成电路生成的脉冲信号，所述控制电路适于响应于所述脉冲信号的第一边沿，延时输出控制信号的第二边沿，所述第二边沿的跳变方向与所述第一边沿反向；所述脉冲信号生成电路适于接入时钟信号以及所述控制信号，所述脉冲信号生成电路适于跟随时钟信号的第一边沿生成所述脉冲信号的第一边沿，并且适于跟随所述控制信号的第二边沿生成所述脉冲信号的第二边沿。

可选的，所述脉冲信号生成电路包括：第一初始脉冲信号生成电路，第二初始脉冲信号生成电路，以及分别与所述第一初始脉冲信号生成电路以及所述第二初始脉冲信号生成电路耦接的反向电路；所述第一初始脉冲信号生成电路适于在所述时钟信号为第一电平时，跟随所述时钟信号的第一边沿生成初始脉冲信号的第二边沿，并且适于在所述时钟信号的第二边沿到来前，维持所述初始脉冲信号为第二电平；所述第二初始脉冲信号生成电路适于在所述时钟信号为第二电平且所述控制信号的第二边沿到来前，维持所述初始脉冲信号的第二电平，并且适于在所述时钟信号为第二电平时，跟随所述控制信号的第二边沿生成所述初始脉冲信号的第一边沿；所述反向电路适于对所述初始脉冲信号进行取反，输出所述脉冲信号的第一边沿以及第二边沿；其中，所述第一边沿为所述第一电平跳变至所述第二电平的边沿，所述第二边沿为所述第二电平跳变至所述第一电平的边沿。

可选的，所述第一边沿为上升沿，所述第二边沿为下降沿，所述第一电平为高电平，所述第二电平为低电平，所述第一初始脉冲信号生成电路包括：前置信号生成子电路，第一初始脉冲信号生成子电路，第一开关子电路，以及锁定子电路；所述前置信号生成子电路的输入端耦接至电源，所述前置信号生成子电路适于在所述时钟信号为低电平时，根据所述电源提供的电压，输出高电平的前置信号；所述第一初始脉冲信号生成子电路的输入端适于接入所述前置信号以及所述控制信号，所述第一初始脉冲信号生成子电路适于根据所述前置信号以及所述控制信号，生成第一初始脉冲信号；所述第一开关子电路的输入端适于接入所述第一初始脉冲信号，适于在所述时钟信号为高电平时接通，生成所述初始脉冲信号的下降沿，并且适于在所述时钟信号的下降沿到来前，维持所述初始脉冲信号为低电平；所述锁定子电路的输入端适于接入所述第一初始脉冲信号，适于在所述时钟信号为低电平时，基于所述第一初始脉冲信号对所述前置信号进行锁定。

可选的，所述第一初始脉冲信号生成子电路包括第一与非门。