[发明专利]锁存器

说明书

本发明提供一种锁存器，四个穆勒C单元，四个由时钟控制的穆勒C单元以及四个传输门；其中八个穆勒C单元按其角标顺序逆时针分布且首尾相接构成环路，每个穆勒C单元的输出端信号与其角标对应，且八个穆勒C单元的输出端信号呈逆时针分布；同一穆勒C单元的两个输入端信号的角标同为奇数或同为偶数，四个传输门共有一个输入节点D。本发明提出了两种新型的抗两位节点翻转的锁存器，节点对的选取涵盖了全部的4类节点对，由此证明当任意两个存储节点对同时发生瞬态错误翻转，电路均能通过自身反馈使各存储节点回来原来正确的逻辑电平，本发明的电路具有抗两位节点翻转的功能。

技术领域

本发明涉及集成电路领域，特别是涉及一种锁存器。

背景技术

集成电路技术节点的先进给芯片的可靠性带来了很多挑战，其中一个挑战就是单粒子效应带来的软错误。软错误可能会发生在不同的电子设备中，例如汽车电子、医疗设备等。

近些年，由于工艺节点不断先进，器件靠的越来越近，器件尺寸也越来越小，这使得电荷收集和电荷分享导致的单粒子多位翻转成为软错误的一个重要来源。

传统的锁存器在发生节点翻转时，不具有容软错误的功能。由于电荷分享引起的两位节点翻转，使得容一位节点翻转的锁存器失效，也不具备容软错误的功能。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种锁存器，用于解决现有技术中的问题。

为实现上述目的及其他相关目的，本发明提供一种锁存器，所述锁存器至少包括：四个穆勒C单元：MC2、MC4、MC6、MC8；四个由时钟控制的穆勒C单元：MC1、MC3、MC5、MC7；以及四个传输门TG1、TG2、TG3、TG4；所述八个穆勒C单元MC1至MC8按照其角标顺序逆时针分布且首尾相接构成环路，令x为1至8的整数，每个穆勒C单元的输出端信号Sx与其角标MCx对应，并且所述八个穆勒C单元的输出端信号S1至S8呈逆时针分布；同一穆勒C单元的两个输入端信号的角标同为奇数或同为偶数；所述四个传输门TG1至TG4的输出端分别依次连接信号S1、S3、S5、S7；所述四个传输门共有一个输入节点D。

优选地，所述锁存器的输出节点Q为所述穆勒C单元MC7的输出端信号S7的节点。

优选地，所述同一穆勒C单元的两个输入端信号的角标同为奇数或同为偶数的组合包括：输入端信号为S1，S3，输出端信号为S4；输入端信号为S2，S4，输出端信号为S5；输入端信号为S3，S5，输出端信号为S6；输入端信号为S4，S6，输出端信号为S7；输入端信号为S5，S7，输出端信号为S8；输入端信号为S6，S8，输出端信号为S1；输入端信号为S7，S1，输出端信号为S2；输入端信号为S8，S2，输出端信号为S3。

优选地，所述同一穆勒C单元的两个输入端信号同为高电平或同为低电平。

本发明还提供一种锁存器，所述锁存器至少包括：四个穆勒C单元：MC2、MC4、MC6、MC8；四个由时钟控制的穆勒C单元：MC1、MC3、MC5、MC7；以及四个传输门TG1、TG2、TG3、TG4；所述八个穆勒C单元MC1至MC8按照其角标顺序顺时针分布且首尾相接构成环路，令x为1至8的整数，每个穆勒C单元的输出端信号Sx与其角标MCx对应，并且所述八个穆勒C单元的输出端信号S1至S8呈逆时针分布；同一穆勒C单元的两个输入端信号的角标同为奇数或同为偶数；所述四个传输门TG1至TG4的输出端分别依次连接信号S1、S7、S5、S3；所述四个传输门共有一个输入节点D。

优选地，所述锁存器的输出节点Q为所述穆勒C单元MC7的输出端信号S7的节点。