[发明专利]一种双模式检错内存及双模式检错方法

说明书

本发明公开了一种双模式检错内存，包括指令处理模块，存储模块，控制信号模块，编码模块及译码模块，其中指令处理模块内部设有纠错码切换标志，所述纠错码切换标志具有0和1两种状态，0表示选择奇偶校验码，1表示选择扩展汉明码：控制信号模块根据指令处理模块发送的控制信号，控制存储模块进行存储或读取操作，同时反馈完成信号给指令处理模块；编码模块对指令处理模块输入的逻辑字编码，译码模块从存储模块中读取物理字进行查错或纠错生成纠错码。本发明同时引入奇偶校验和扩展汉明码，采用纠错码切换标志来实现两种模式的切换，满足使用需求同时提升纠错率，避免设备频繁重启。

技术领域

本发明涉及存储技术，尤其涉及一种双模式检错内存的方法。

背景技术

缓存装置和内存装置作为数据的缓冲区，是一些复杂硬件系统的正常工作的基础条件之一。其承担着缓冲数据的职能， 与任何存储器一样，必须确保存储是可靠的并且不会变得不稳定（例如SRAM上由于电压突波或存储单元损坏导致的数据错误）。因此，存储必须与检错（和纠错）机制相关联。

一般的纠错机制包括奇偶校验和扩展汉明码，其中奇偶校验较为简单，且省电，可以满存储设备的一般检错需求，扩展汉明码由扩展汉明编码机制生成编码表，其具有检错和纠错双功能，但其较为复杂，且耗电大。

目前存储设备上都采用的是一种纠错机制，但是存储设备在使用初期出错的概率很低，若采用较为复杂的纠错机制会导致资源浪费，而在寿命尾期，其出错的概率大大增加，较为简单的纠错机制无法及时检错，导致设备频繁重启而出现崩溃的情况。

发明内容

本发明的目的在于克服现有技术的缺陷，提供一种双模式检错内存，同时引入奇偶校验和扩展汉明码，采用纠错码切换标志来实现两种模式的切换，满足使用需求同时提升纠错率，避免设备频繁重启。

为实现上述目的，本发明提出如下技术方案：一种双模式检错内存，包括：

一指令处理模块，与外部电路进行通信，接收外部电路发送过来的新指令，其内部设有纠错码切换标志switch_flag，所述纠错码切换标志具有0和1两种状态，0表示选择奇偶校验码，1表示选择扩展汉明码：

一存储模块，存储有物理字；

一控制信号模块，分别与指令处理模块及存储模块连接，根据指令处理模块发送的控制信号，控制存储模块进行存储或读取操作，同时反馈完成信号给指令处理模块；

一编码模块，分别与指令处理模块及存储模块连接，对指令处理模块输入的逻辑字编码，生成对应的纠错码与逻辑字组成物理字送入存储模块；

一译码模块，分别与指令处理模块及存储模块连接，从存储模块中读取物理字进行查错或纠错生成纠错码，将解码后的逻辑字和纠错码传送给指令处理模块。

优选的，所述物理字包括逻辑字和纠错码。

优选的，所述纠错码为奇偶校验位和扩展汉明码。

一种双模式检错方法，包括如下内容：

a、指令处理模块中检测纠错码切换标志switch_flag的值，若纠错码切换标志为0，采用奇偶校验码作为纠错码，指令处理模块进行正常读写操作，运行步骤b，若纠错码切换标志为1，采用扩展汉明码作为纠错码，指令处理模块进行读写操作，运行步骤g；

b、若指令处理模块接收到写指令，将写指令中的控制信号发送给控制信号模块控制存储模块，而写指令中的逻辑字送入编码模块中；

c、编码模块对逻辑字进行编码生成对应的奇偶校验位，然后将原始逻辑字和对应的奇偶校验位组合成物理字写入存储模块；

d、若指令处理模块接收到读指令，将读指令中的控制信号送给控制信号模块控制存储模块，同时译码模块读取存储模块中相应的物理字；