[发明专利]一种高性能低温烧结叠层片式压敏电阻材料

说明书

本发明涉及一种高稳定性低温烧结叠层片式压敏电阻材料，属于电子材料技术领域。本发明对ZnO‑Bi₂O₃基低温烧结压敏电阻材料，通过Ta₂O₅和BBSZ玻璃的加入，利用液相烧结机理加速了传质过程，进一步提高了材料的烧结致密度、降低了材料的烧结温度。由此材料通过叠层片式电容器生产制造工艺制备的片式压敏电阻器，其具有高稳定的压敏特性，烧结温度低(850℃～925℃)，非线性系数高(≥86.26)，漏电流小，具有良好的应用前景。

技术领域

本发明属于电子材料技术领域，具体涉及一种高性能低温烧结叠层片式压敏电阻材料。

背景技术

压敏电阻是一种具有非线性伏安特性的电阻器件，主要用于在电路承受过压时进行电压钳位，吸收多余的电流以保护敏感器件。其中叠层结构的片式压敏电阻器，因其尺寸小、响应速度快、能量承受能力大等优点，同时能够满足电子元器件向平面化、集成化与微型化的发展需求，被广泛应用于航空、航天、电力、移动通讯、汽车电子、家用电器等领域，具有很好的发展前景。

目前，比较成熟的用于制造叠层片式压敏电阻的无机材料主要有ZnO-基、TiO₂-基和SnO₂-基压敏电阻材料等。ZnO-基压敏电阻材料具有优异的非线性系数(α>50)、小的漏电流、性能稳定、制备工艺简单等优点，应用较为广阔，主要用作过压保护、静电防护、吸收浪涌能量器件。TiO₂-基压敏电阻材料电位梯度较低，因而在低压领域(压敏电压在20V以下)有一定的应用，但存在着非线性系数偏低、性能稳定性差、重复性不好等问题。SnO₂-基压敏电阻材料电位梯度高，可制备高梯度的压敏电阻，但存在原材料昂贵，且非线性系数不高(α一般小于25)等缺点。

为了进一步提高材料的应用，不少人对TiO₂-基压敏电阻材料和SnO₂-基压敏电阻材料进行了改性研究，如李长鹏等的《掺钽对二氧化钛压敏电阻性能的影响》、巩云云的《TiO₂-基压敏陶瓷的制备及其掺杂改性研究》、李文戈等的《TiO₂-基压敏电阻材料及高压环形压敏电阻器的制备方法》，CN107555985A、王矜奉等的《SrCO₃掺杂导致的SnO₂压敏电阻的晶粒尺寸效应》、贺剑锋的《SnO₂压敏电阻材料掺杂改性研究》等。研究发现Ta₂O₅在TiO₂-基压敏电阻材料和SnO₂-基压敏电阻材料中具备非线性I-V响应，从而使其产生较优的压敏特性，并且Ta₂O₅的掺杂还可提高TiO₂-基压敏电阻材料烧结致密性，从而提高其性能。

但关于Ta₂O₅掺杂ZnO-Bi₂O₃基压敏电阻材料还未见报导，同族元素的掺杂改性多采用Nb₂O₅及其复合掺杂。如陈洪存等的《(Nb，Mg，Al)多元掺杂对ZnO压敏材料电学性质的影响》，Nb₂O₅的掺杂ZnO-基压敏电阻材料可显著提高压敏电阻的势垒高度，提高压敏电阻的非线性；另外Nb₂O₅掺杂还可降低ZnO晶粒电阻率，控制晶格畸变，提高了ZnO-基压敏电阻脉冲电流耐受力及抗老化性能，如《Y³⁺、Nb⁵⁺复合施主掺杂ZnO压敏陶瓷及制备方法》，CN106946561A、《In³⁺、Nb⁵⁺复合施主掺杂ZnO压敏陶瓷及制备方法》，CN106946562A。但这两种压敏电阻陶瓷的烧结温度都高达1200℃，高的烧结温度需要使用钯含量高的内电极浆料，成本较高，压敏电阻的低温烧结有利于成本的降低，且与后期的流延工艺兼容。