[发明专利]根据PVT操作条件的变化优化电路性能的芯片设计方法

权利要求书

1.一种设计具有集成电路的芯片的方法，所述方法包括：

获得关于形成集成电路的多个单元和多个连线的根据工艺、电压和温度PVT端角变化的增量单元延迟和增量连线延迟；

通过使用增量单元延迟和增量连线延迟，分析关于根据集成电路中的多个路径的PVT端角变化的延迟的灵敏度；

基于分析的结果确定所述多个路径当中的N个灵敏度关键路径，其中N是大于或等于0的整数；以及

基于确定的结果执行工程变更命令ECO。

2.如权利要求1所述的方法，其中，增量单元延迟和增量连线延迟的获得还包括通过读取设计数据来获得所述增量单元延迟和所述增量连线延迟，所述设计数据包括指示在从第一PVT端角到第二PVT端角的变化期间所述多个单元和多个连线中的每一个的延迟变化量的库。

3.如权利要求1所述的方法，其中，增量单元延迟和增量连线延迟的获得包括：

读取设计数据，所述设计数据包括指示在第一PVT端角处的所述多个单元和多个连线中的每一个的第一延迟和在第二PVT端角处的所述多个单元和多个连线中的每一个的第二延迟的库；以及

通过使用第一延迟和第二延迟之间的差来获得增量单元延迟和增量连线延迟。

4.如权利要求1所述的方法，其中，增量单元延迟和增量连线延迟的获得包括：通过使用在第一PVT端角处执行的集成电路中的所述多个路径的静态时序分析的结果、以及在第二PVT端角处执行的集成电路中的所述多个路径的静态时序分析的结果，获得所述增量单元延迟和所述增量连线延迟。

5.如权利要求1所述的方法，其中，对灵敏度的分析包括：通过使用增量单元延迟和增量连线延迟来计算根据所述多个路径与分别与所述多个路径相对应的时钟路径之间的PVT端角变化的时间裕量变化量作为灵敏度。

6.如权利要求5所述的方法，其中，所述时间裕量变化量包括保持时间裕量变化量和建立时间裕量变化量中的至少一个。

7.如权利要求5所述的方法，其中，对N个灵敏度关键路径的确定包括：

将时间裕量变化量与特定阈值进行比较；以及

从所述多个路径当中确定具有超过所述阈值的时间裕量变化量的任何路径为灵敏度关键路径。

8.如权利要求1所述的方法，其中所述PVT端角变化在施加到所述集成电路的操作电压降低的方向上，并且

所述N个灵敏度关键路径中的每一个是在具有特定操作电压的PVT端角处预期违反时序约束的路径。

9.如权利要求1所述的方法，其中所述PVT端角变化在集成电路的温度增加的方向上，并且

所述N个灵敏度关键路径中的每一个是在具有特定温度的PVT端角处预期违反时序约束的路径。

10.如权利要求1所述的方法，还包括：

通过使用增量单元延迟和增量连线延迟，执行对根据包括在集成电路中的时钟树中的多个时钟路径的PVT端角变化的时钟延时灵敏度和时钟偏移灵敏度的分析；

基于分析的结果确定所述多个时钟路径当中的灵敏度关键时钟路径；以及

基于确定的结果在时钟树上执行ECO。

11.如权利要求10所述的方法，其中，执行对时钟延时灵敏度和时钟偏移灵敏度的分析包括：计算第一PVT端角处的所述多个时钟路径的目标时钟路径与第二PVT端角处的所述目标时钟路径之间的延迟差，作为所述目标时钟路径的时钟延时灵敏度。