[发明专利]一种NOR闪存的读取电路

权利要求书

1.一种NOR闪存的读取电路，其特征在于，包括参考电压生成模块和比较输出模块；

所述参考电压生成模块包括第一电流源、与所述第一电流源串联的第一电流转电压电路、与所述第一电流转电压电路的输出端连接的缓冲电路，所述缓冲电路的输出端作为所述参考电压生成模块的输出端，用于进行电路缓冲并根据所述第一电流转电压电路的输出电压生成参考电压；

所述比较输出模块分别与NOR存储阵列和所述参考电压生成模块的输出端连接，用于获取所述NOR存储阵列的存储状态电压信号，并将所述存储状态电压信号与所述参考电压的比较结果信号作为读取结果信号进行输出；

所述第一电流转电压电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、预充电NMOS管、第一电阻和第二电阻；

所述第一PMOS管的栅极与所述第二PMOS管的栅极连接，作为所述第一电流转电压电路的使能端；所述第一PMOS管的源极、所述第二PMOS管的源极均与第一电源连接，所述第一PMOS管的漏极与所述第一电阻的第一端连接；所述第二PMOS管的漏极与所述第二电阻的第一端连接；所述第一电阻的第二端与所述第一NMOS管的漏极连接，并作为所述第一电流转电压电路的输出端；所述第二电阻的第二端、所述第二NMOS管的栅极和漏极均与所述第一NMOS管的栅极连接；所述第二NMOS管的源极、所述预充电NMOS管的源极均与所述第三NMOS管的漏极和栅极连接，所述第三NMOS管的源极接地；所述预充电NMOS管的栅极作为所述第一电流转电压电路的预充电控制端，所述预充电NMOS管的漏极与所述第一NMOS管的源极连接，并作为所述第一电流转电压电路的输入端。

2.根据权利要求1所述的NOR闪存的读取电路，其特征在于，所述NOR存储阵列为W×K阵列，所述比较输出模块包括K个比较输出单元；W为所述NOR存储阵列的字线总数，K为所述NOR存储阵列的位线总数；

所述比较输出单元包括比较器和第二电流转电压电路；所述比较器的正相输入端与所述参考电压生成模块的输出端连接，所述比较器的反相输入端与所述第二电流转电压电路的输出端连接，所述比较器的输出端作为所述比较输出模块的一个输出端；所述第二电流转电压电路的输入端作为所述比较输出模块的一个输入端，用于与所述NOR存储阵列的一个输出端连接。

3.根据权利要求1所述的NOR闪存的读取电路，其特征在于，所述缓冲电路具体为单级放大器电路或者多级放大器电路。

4.根据权利要求3所述的NOR闪存的读取电路，其特征在于，所述缓冲电路包括第三PMOS管、第四PMOS管、第四NMOS管、第五NMOS管和第二电流源；

所述第三PMOS管的源极、所述第四PMOS管的源极均与第一电源连接；所述第三PMOS管的栅极和漏极、所述第四PMOS管的栅极均与所述第四NMOS管的漏极连接；所述第五NMOS管的漏极和栅极均与所述第四PMOS管的漏极连接，并作为所述缓冲电路的输出端；所述第四NMOS管的栅极作为所述缓冲电路的输入端，所述第四NMOS管的源极、所述第五NMOS管的源极均与所述第二电流源的输入端连接，所述第二电流源的输出端接地。

5.根据权利要求2所述的NOR闪存的读取电路，其特征在于，所述比较器包括预放大电路和两级比较器电路；所述预放大电路用于对所述参考电压和所述存储状态电压信号进行放大，所述两级比较器电路的输入端与所述预放大电路的输出端连接，用于生成并输出所述比较结果信号。