[发明专利]存储器控制器和包括该存储器控制器的存储器系统有效
申请号: | 201910032606.6 | 申请日: | 2019-01-14 |
公开(公告)号: | CN110597648B | 公开(公告)日: | 2023-08-01 |
发明(设计)人: | 郑容日 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | G06F11/07 | 分类号: | G06F11/07 |
代理公司: | 北京路浩知识产权代理有限公司 11002 | 代理人: | 张晶;赵赫 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储器 控制器 包括 系统 | ||
1.一种存储器控制器,包括:
处理器,响应于来自主机的请求生成命令和地址,并基于从存储器装置接收的数据生成二进制标签和对数似然比LLR;
缓冲存储器,临时存储所述数据、所述二进制标签和所述LLR;以及
错误校正电路,使用所述LLR对所述数据执行错误校正解码,
其中所述处理器:
当确定对在所述存储器装置中的第一存储器装置中读取的数据的错误校正解码的结果为已失败时,将所述第一存储器装置的第一二进制标签临时存储在所述第一存储器装置的至少一个页面缓冲器中,然后执行对第二存储器装置的错误校正解码;
当确定对在所述存储器装置中的所述第二存储器装置中读取的数据的错误校正解码的结果为已失败时,将所述第二存储器装置的错误校正解码中使用的第二二进制标签临时存储在所述第二存储器装置的至少一个页面缓冲器中;以及
接收临时存储在所述第一存储器装置中的所述第一二进制标签,以对使用另一读取电压在所述第一存储器装置中读取的数据执行错误校正解码,
其中所述第一存储器装置和所述第二存储器装置共用通道并通过所述通道交替地与所述控制器通信。
2.根据权利要求1所述的存储器控制器,其中所述处理器包括:
命令生成器,生成所述命令;
二进制标签生成器,基于从所述存储器装置中选择的存储器装置接收的数据生成所述二进制标签;以及
LLR生成器,基于所述二进制标签生成所述LLR。
3.根据权利要求2所述的存储器控制器,其中所述二进制标签生成器生成从选择的存储器装置接收的数据的所有码字获得的值作为所述二进制标签。
4.根据权利要求1所述的存储器控制器,其中所述缓冲存储器包括:
数据储存器,临时存储从所述存储器装置中选择的存储器装置接收的数据;
二进制标签储存器,临时存储所述二进制标签;以及
LLR储存器,临时存储所述LLR。
5.根据权利要求1所述的存储器控制器,其中当所述第一存储器装置的所述第一二进制标签临时存储在所述第一存储器装置的所述至少一个页面缓冲器中时,临时存储在所述缓冲存储器中的所述第一二进制标签被删除。
6.根据权利要求1所述的存储器控制器,其中所述错误校正电路:
当确定从所述第一存储器装置或所述第二存储器装置接收的所述数据的错误不能被校正时,所述错误校正解码的结果输出为失败;以及
当确定从所述第一存储器装置或所述第二存储器装置接收的所述数据的错误能被校正时,所述错误校正解码的结果输出为通过。
7.根据权利要求1所述的存储器控制器,
其中当对在所述第一存储器装置中读取的所述数据的所述错误校正解码的结果被确定为通过时,删除所述第一二进制标签,并且
其中当对在所述第二存储器装置中读取的所述数据的所述错误校正解码的结果被确定为通过时,删除所述第二二进制标签。
8.根据权利要求1所述的存储器控制器,其中当在所述第一存储器装置中执行感测操作时,所述处理器从所述第二存储器装置接收数据并控制所述错误校正电路对从所述第二存储器装置接收的所述数据执行错误校正解码。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910032606.6/1.html,转载请声明来源钻瓜专利网。