[发明专利]薄膜晶体管及其制造方法

说明书

薄膜晶体管(101)具有栅极(2)；半导体层(4)，在栅极上隔着栅极绝缘层(3)配置；源极(8s)，在半导体层(4)的一部分上隔着第一接触层(Cs)配置；漏极(8d)，在另一部分上隔着第二接触层(Cd)配置,第一和第二接触层具有包含第一非晶硅层和N个(N为1以上的整数)双层结构S(n)(n为1以上且N以下的整数)的层叠结构，所述第一非晶硅层与所述源电极或所述漏电极直接接触,所述N个双层结构S(n)分别由第二非晶硅层72(n)、与第二非晶硅层72(n)的上表面直接接触的第三非晶硅层73(n)构成,各双层结构S(n)的第二非晶硅层以及第三非晶硅层中的n型杂质浓度C2(n)、C3(n)和第一非晶硅层的n型杂质浓度Cl对于任意的n,满足C2(n)C3(n)C1的关系。

技术领域

本发明涉及薄膜晶体管及其制造方法。

背景技术

薄膜晶体管(Thin Film Transistor,以下称为“TFT”)作为例如液晶显示装置、有机EL显示装置等显示装置的有源矩阵基板中的开关元件使用。在本说明书中，这种TFT称为“像素用TFT”。以往，作为像素用TFT，非晶硅膜(以下简称为“a-Si膜”)作为活性层的非晶硅TFT、多晶硅膜(以下简称为“poly-Si膜”)作为活性层的多晶硅TFT等被广泛使用。一般地，由于poly-Si膜的场效应迁移度比a-Si膜的场效应迁移度更高，因此，多晶硅TFT具有与非晶硅TFT相比高的电流驱动力(即，导通电流大)。

将在活性层的基板侧配置有栅极电极的TFT称为“底栅型TFT”,将在活性层的上方(基板的相反侧)配置有栅极电极的TFT称为“顶栅型TFT”。若形成底栅型TFT作为像素用TFT,则有时比形成顶栅型TFT在成本方面更有利。多晶硅TFT通常为顶栅型,但也提出了底栅型的多晶硅TFT。

作为底栅型TFT,已知有沟道蚀刻型TFT(以下称为“CE型TFT”)和蚀刻阻挡型TFT(以下称为“ES型TFT”)。在CE型TFT中,在活性层上直接形成导电膜,对该导电膜进行图案化,从而得到源极和漏极(源极漏极分离)。对此,在ES型TFT中,以用作为蚀刻阻挡发挥作用的绝缘层(以下,称为“保护绝缘层”)覆盖活性层的沟道部分的状态下进行源极-漏极分离工序。

例如,专利文献1及2公开了将多晶(或非晶)硅层作为活性层的底栅型(ES型)的TFT。在这些文献中,在TFT的活性层与源极以及漏极之间分别设置有包含杂质的半导体层。在本说明书中,将连接电极与活性层的低电阻的半导体层称为“接触层”。

现有技术文献

专利文献

专利文献1:日本特开平6-151856号公报

专利文献2：国际公开第2016/157351号

发明内容

本发明所要解决的技术问题

有源矩阵基板的像素用TFT不仅要求导通特性的提高,还要求截止特性的提高。

然而,在现有的TFT中,在栅极与漏极重叠的区域,会有从栅极-漏极间的高电场产生因量子力学的隧道效应导致的漏电流(GIDL:Gate-InducedDrainLeakage，栅致漏极泄漏)、截止漏电流变大的情况。详细内容后文叙述。当截止漏电流较大时,例如有可能在显示面板的点亮时产生显示不均等使显示特性降低。

本发明的一实施方式是鉴于上述情况而完成的，其目在于，提供一种能够减小截止漏电流的薄膜晶体管及其制造方法。

用于解决技术问题的技术方案