[发明专利]显示装置以及显示装置的制造方法在审
申请号: | 201880091427.3 | 申请日: | 2018-03-29 |
公开(公告)号: | CN111886681A | 公开(公告)日: | 2020-11-03 |
发明(设计)人: | 本城正智;松木园广志;松尾拓哉 | 申请(专利权)人: | 夏普株式会社 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/786 |
代理公司: | 深圳市赛恩倍吉知识产权代理有限公司 44334 | 代理人: | 汪飞亚 |
地址: | 日本国大*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 显示装置 以及 制造 方法 | ||
1.一种显示装置,其特征在于,具备:
基板、设置在所述基板上的第一晶体管、以不与所述第一晶体管重叠的方式设置在所述基板上的第二晶体管,
所述第一晶体管具备:设置在所述基板上的多晶硅层、设置在所述多晶硅层上的第一绝缘膜、设置在所述第一绝缘膜上的第一栅电极、设置在所述第一栅电极上的第二绝缘膜,
所述第二晶体管具备:设置在所述第一绝缘膜上的氧化物半导体层、设置在所述氧化物半导体层上的第三绝缘膜、设置在所述第三绝缘膜上的第二栅电极,
所述第一绝缘膜以及所述第三绝缘膜是SiOx膜,
所述第二绝缘膜是含氢的SiNx膜,并且以与所述多晶硅层重叠的方式设置,并且以不与所述氧化物半导体层重叠的方式设置。
2.根据权利要求1所述的显示装置,其特征在于,
还具备设置在所述第二绝缘膜上以及所述第二栅电极上的第四绝缘膜,
所述第一晶体管具备:与所述多晶硅层连接的第一源电极和与所述多晶硅层连接的第一漏电极,
所述第一源电极设置于贯通所述第一绝缘膜、所述第二绝缘膜以及所述第四绝缘膜的第一接触孔,
所述第一漏电极设置于贯通所述第一绝缘膜、所述第二绝缘膜以及所述第四绝缘膜的第二接触孔。
3.根据权利要求2所述的显示装置,其特征在于,
还具备设置在所述第四绝缘膜上的保护膜,
所述第一晶体管具备与所述第一源电极连接的第二源电极和与所述第一漏电极连接的第二漏电极,
所述第二源电极设置于贯通所述保护膜的第三接触孔,
所述第二漏电极设置于贯通所述保护膜的第四接触孔。
4.根据权利要求3所述的显示装置,其特征在于,
所述第二晶体管具备:与所述氧化物半导体层连接的第三源电极和与所述氧化物半导体层连接的第三漏电极,
所述第三源电极设置于贯通所述第四绝缘膜以及所述保护膜的第五接触孔,
所述第三漏电极设置于贯通所述第四绝缘膜以及所述保护膜的第六接触孔。
5.根据权利要求1~4中任一项所述的显示装置,其特征在于,
还具备设置在所述第一绝缘膜上以及所述第二绝缘膜上的第五绝缘膜,
所述氧化物半导体层设置在所述第五绝缘膜上,
所述第二晶体管具备设置于所述第一绝缘膜与所述第五绝缘膜之间的第三栅电极。
6.根据权利要求1~5中任一项所述的显示装置,其特征在于,
所述第二栅电极设置为所述第二栅电极的位置与所述第三绝缘膜的位置匹配。
7.根据权利要求1~6中任一项所述的显示装置,其特征在于,
所述第二绝缘膜以岛状设置于所述第一晶体管的位置。
8.根据权利要求1~7中任一项所述的显示装置,其特征在于,
所述显示装置具备多个像素电路,
所述像素电路包括所述第一晶体管,
所述第一晶体管是驱动晶体管。
9.根据权利要求8所述的显示装置,其特征在于,
所述像素电路包括所述第二晶体管,
所述第二晶体管的导通端子与所述第一晶体管的控制端子连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于夏普株式会社,未经夏普株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201880091427.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造