[发明专利]主/从频率锁定环路

说明书

一种频率锁定环路(FLL)的主/从配置使锁定所述环路的过程、目标电压、温度(PVT)跟踪目标与响应于电源的电压衰降而调适时钟频率解耦。主振荡器电路接收调节电源电压并供应主振荡器信号。控制电路供应主频率控制信号以将所述主振荡器信号的频率控制到目标频率。从振荡器电路耦接到调节电源电压和衰降电源电压，并且供应从振荡器信号，所述从振荡器信号具有响应于从频率控制信号的频率，所述从频率控制信号是基于所述主频率控制信号。所述第二振荡器信号的所述频率进一步响应于所述衰降电源电压的电压变化。

背景技术

集成电路利用时钟信号来使通过集成电路的数据流同步。数据流可能受到严格的时序要求，并且时钟信号的时序可随电源电压的变化而变化。噪声影响集成电路中的电力供应，并且可致使电压变化到高于(过冲)或低于(衰降)标称电压水平。噪声可不利地影响与时钟信号相关联的时序余量。噪声可能由确定性噪声源和随机噪声源引起。当今的高速集成电路(诸如图形处理器单元(GPU)或中央处理单元(CPU))通过响应于电压衰降而降低时钟频率以允许有更多的时间供数据信号从源到达目的地来补偿电源线上的噪声。如果没有提供额外时序余量的此类自适应时钟方法，则可能由于电压衰降而发生故障。

常规的自适应时钟方法利用延迟锁定环路(DLL)或频率锁定环路(FLL)来锁定在生成系统时钟时供应给集成电路部件的时钟信号的频率。这致使自适应时钟系统(使用DLL或FLL)中的电路锁定平均噪声电压和平均时钟频率，从而导致由于对功率传输响应和应用特性的依赖而造成的不确定性。特别地，自适应时钟系统可锁定可能由于温度变化或低频电压变化而出现的低频噪声。

发明内容

因此，本文的实施方案利用一种频率锁定环路(FLL)的主/从配置来使锁定环路的过程、目标电压、温度(PVT)跟踪目标与响应于电源电压的电压衰降或过冲而调适时钟频率解耦。

因此，在一个实施方案中，一种设备包括第一振荡器电路，所述第一振荡器电路耦接到第一电源电压并且被配置为供应第一振荡器信号。所述第一电源电压是调节电源电压。控制电路被耦接以接收所述第一振荡器信号并接收目标频率的指示，并且被配置为供应第一频率控制信号以将所述第一振荡器信号的频率控制到所述目标频率。第二振荡器电路被耦接以接收第二电源电压，并且被配置为供应第二振荡器信号，所述第二振荡器信号具有响应于第二频率控制信号的频率。所述第二频率控制信号至少部分地基于所述第一频率控制信号。所述第二频率控制信号的所述频率进一步响应于所述第二电源电压的电压变化。

在另一个实施方案中，一种用于补偿集成电路中的时钟信号的方法包括：从接收第一电源电压的第一振荡器电路供应第一振荡器信号。所述方法还包括：基于目标频率和所述第一振荡器信号的频率生成第一频率控制信号以控制所述第一振荡器信号的所述频。所述方法还包括：向接收第二电源电压并接收第三电源电压的第二振荡器电路供应第二频率控制信号。所述第二频率控制信号至少部分地基于所述第一控制信号。所述第二振荡器电路供应第二振荡器信号，其中所述第二振荡器信号的频率是基于所述第二频率控制信号。所述第二振荡器电路还响应于与所述第二电源电压相关联的电压变化来调整所述第二振荡器信号的所述频率。

在另一个实施方案中，一种设备包括主振荡器电路，所述主振荡器电路耦接到调节电源电压。所述主振荡器电路被配置为供应主振荡器信号。控制电路耦接到所述主振荡器信号，并且被配置为供应主频率控制信号以将所述主振荡器信号的频率控制到目标频率。从振荡器电路耦接到调节电源电压，所述调节电源电压可与供应给所述主振荡器电路的所述调节电源电压相同或者可单独调节。所述从振荡器电路进一步接收噪声或衰降电源电压，并且被配置为供应从振荡器信号，所述从振荡器信号具有响应于从频率控制信号的频率，所述从频率控制信号是基于所述主频率控制信号和与所述主频率控制频率的偏移。所述噪声或衰降电源电压具有比所述调节电源电压高的频率电压衰降或过冲。所述第二振荡器信号的所述频率进一步响应于所述噪声或衰降电源电压的电压变化。

附图说明

通过参考附图，可更好地理解本发明，并且本发明的许多目标、特征和优点对于本领域技术人员变得显而易见。