[发明专利]电子电路和电子设备

说明书

[问题]提供一种电子电路，能够避免在电子设备的互连装置的接口中用于高速通信的驱动器的电压降低对用于低速通信的驱动器的输出电平的影响。[解决方案]提供了一种电子电路，配备有：第一驱动器，在该第一驱动器中，并联连接多个结构，结构包括串联连接的晶体管，并且第一驱动器以预定的通信速度传输数据；以及第二驱动器，具有晶体管串联连接的结构，并且第二驱动器以比第一驱动器更低的通信速度传输数据。在电子电路中，施加到第一驱动器的晶体管的本体的电势能够使得第二驱动器的输出电平能够满足预定标准，这促使第一驱动器中同时并行操作，进而使得第一驱动器的输出阻抗满足预定标准。

技术领域

本公开涉及一种电子电路和电子设备。

背景技术

近年来，增强了电子设备的复杂性和多功能性。由于这种增强，诸如半导体芯片、传感器和显示装置的各种装置已经安装在电子设备上。在这些装置之间交换大量数据。随着电子设备的复杂性和多功能性的增强，数据量一直在增加。因此，通常使用能够以例如几Gbps的速率传输和接收数据的高速接口来交换数据。公开使用这种高速接口的技术的文献包括例如PTL 1。

引用列表

专利文献

PTL 1日本未审查专利申请公开号2017-038212

发明内容

技术问题

例如，移动工业处理器接口(MIPI)联盟已经为电子设备中互连装置的接口建立了标准。符合这种标准的接口具有执行高速通信和低速通信的驱动器。用于高速通信的驱动器的电压降低已经影响了用于低速通信的驱动器的输出电平。

因此，本公开提出了一种新颖且改进的电子电路和电子设备，其能够避免由于在电子设备中的装置互连的接口中用于高速通信的驱动器的电压降低而对用于低速通信的驱动器的输出电平的影响。

问题的解决方案

根据本公开，提供了一种电子电路，包括：并联耦接的多个第一驱动器，每个第一驱动器包括串联耦接的晶体管，第一驱动器以预定的通信速度传输数据；以及第二驱动器，包括晶体管串联耦接的结构，并且以低于第一驱动器的通信速度的通信速度传输数据，其中，施加到第一驱动器的晶体管的本体的电势，使得同时并行操作的第一驱动器的数量足以使第一驱动器的输出阻抗满足预定标准，该电势使得第二驱动器的输出电平满足预定标准。

另外，根据本公开，提供了一种包括上述电子电路的电子设备。

本发明的效果

根据上述公开内容，提供了一种新颖且改进的电子电路和电子设备，其能够避免由于在电子设备中的装置互连的接口中用于高速通信的驱动器的电压降低而对用于低速通信的驱动器的输出电平的影响。

注意，上述效果不一定受到限制，说明书中描述的任何效果或从说明书中可以理解的其他效果可以与上述效果一起提供或代替上述效果。

附图说明

[图1]图1是示出HS驱动器的电路配置示例的说明图；

[图2]图2是示出根据本公开实施方式的包括接口的电子设备的配置示例的说明图；

[图3]图3是示出根据本公开实施方式的HS驱动器124的电路配置示例的说明图；

[图4]图4是以曲线图的形式示出施加到MOSFET本体的本体偏置电压和阈值电压Vth之间的示例关系的说明图；

[图5]图5是示出来自HS驱动器的漏电流的影响的说明图；

[图6]图6是示出本体偏置电压、HS驱动器的输出阻抗和LP驱动器的输出电平之间的关系的示例的说明图；

[图7]图7是以曲线图的形式示出本体偏置电压和LP驱动器的输出阻抗之间的示例关系的说明图；