[发明专利]可配置硬件加速器

说明书

各种实施例提供了一种可配置硬件加速器。所述可配置加速器可以包括发送直接内存访问(transmit direct memory access，DMA)引擎、接收DMA引擎和一个或多个执行引擎。在这些实施例中，所述可配置加速器可以用于在连续模式下访问共享数据存储器。所述发送DMA引擎和所述接收DMA引擎可用于将数据从所述共享数据存储器中的一个位置传输到所述存储器中另一个不同位置。所述执行引擎可用于对所述发送DMA引擎以流方式访问的所述数据执行各种算法。在这些实施例中，所述可配置加速器以流方式访问和处理所述数据，从而提升数据处理性能。

相关申请案交叉申请

本申请要求2017年10月8日递交的发明名称为“可配置硬件加速器(CONFIGURABLEHARDWARE ACCELERATORS)”的第15/727,630号美国非临时专利申请案的在先申请优先权，该在先申请的内容以引用的方式并入本文本中。

技术领域

本发明主要涉及计算加速。

背景技术

随着新无线标准、人工智能等新兴技术的发展，需要处理的数据量大幅度增加。海量数据也对通用CPU、专用CPU(即GPU、TPU)和/或专用硬件加速器实现高效处理数据提出了更多的计算需求。

由于对处理器的计算需求的增加，处理器的性能通常不足以实现大量数据的计算密集型任务。一些情况下，即使专用处理器能够处理这些计算需求，但对于许多应用来说，使用此类处理器的成本通常十分高昂。

有很多因素会限制处理器的计算能力。传统上，处理器通过内部寄存器临时保存从数据内存加载的源输入数据；然后，处理器将该临时寄存器中存储的值作为操作数来执行算术运算或其他程序化操作，并将运算结果写入另一个临时寄存器中；最后，处理器将存储在临时寄存器中的结果重新保存到数据内存中。

执行这些操作时，需要许多指令。例如：ADD Immediate指令用于计算操作数地址，LOAD指令用于加载操作数，MULTIPLY指令用于使操作数相乘，ADD Immediate指令用于计算目的地址，STORE指令用于将结果写入到目的内存中的位置。

执行这些指令时，由于与数据内存相关联的固有加载/存储延迟以及临时寄存器的有限可用性，指令的执行通常受到流水线停顿的影响，从而降低了处理器的性能。当处理器操作大量数据时，流水线停顿问题更加严重。

业界采用其他常用技术如SIMD指令扩展和矢量指令扩展，试图通过数据并行处理来解决此性能问题。然而，这些技术虽然通过并行性提高了性能，但仍然受到上述限制的影响。

因此，需要一个灵活的方案，能够处理大量的数据，并且能够随着产品的成熟而进行快速编程、部署和修改。

发明内容

本公开的各种实施例提供一种可配置加速器。本公开提供的所述可配置加速器能够提供一种用于处理大量数据的灵活方案，用以减少或消除可能降低处理器性能的流水线停顿。本公开提供的所述可配置加速器可以包括发送直接内存访问(direct memoryaccess，DMA)引擎(transmit direct memory access，TXDMA)、接收DMA引擎(receivedirect memory access，RXDMA)、一个或多个地址生成器单元(address generator unit，AGU)、执行引擎(execution engine，XE)和/或任何其他组件。在一些实施例中，所述可配置加速器可以与一个或多个处理器或使用所述可配置加速器的任何其他实体一起连接到一个共享数据存储器。在一些实施例中，所述共享数据存储器可以划分为多个存储体。在这些实施例中，每个存储体可以由连接到所述共享数据存储器的所述可配置加速器和/或处理器独立访问，进行读取或写入操作。对所述共享数据存储器的访问可以由与每个存储体相关联的一个或多个仲裁器控制。