[发明专利]可配置硬件加速器

权利要求书

1.一种用于实现一种或多种算法的可配置加速器，其特征在于，所述可配置加速器包括：

至少一个发送直接内存访问(direct memory access，DMA)引擎，用于根据存储在操作连接到所述可配置加速器的寄存器中的传输指令从共享数据存储器中连续加载数据，所述传输指令使得所述可配置加速器发起访问请求，以访问所述共享数据存储器；所述至少一个发送DMA引擎包括第一发送DMA引擎；

至少一个执行引擎，与所述发送DMA引擎操作连接，所述执行引擎用于接收执行指令并实现一种或多种算法，且所述执行引擎用于根据执行指令连续处理所述第一发送DMA引擎加载的数据，生成结果数据，所述至少一个执行引擎包括第一执行引擎，所述第一执行引擎操作连接到所述第一发送DMA引擎；以及

至少一个接收DMA引擎，与所述发送DMA引擎和所述执行引擎操作连接，所述接收DMA引擎用于接收所述第一执行引擎提供的所述结果数据，并将所述结果数据连续存储到所述共享数据存储器中，所述至少一个接收DMA引擎包括第一接收DMA引擎，所述第一接收DMA引擎操作连接到所述第一发送DMA引擎。

2.根据权利要求1所述的可配置加速器，其特征在于，所述共享数据存储器包括多个存储体，所述多个存储体包括第一存储体和第二存储体，所述第一存储体与所述第二存储体分离且不相同；

所述发送DMA引擎连续加载的所述数据位于所述第一存储体中；

所述结果数据由所述接收DMA引擎存储到所述第二存储体中。

3.根据权利要求1或2所述的可配置加速器，其特征在于，所述数据包括由所述执行引擎实现的算术算法的第一操作数和第二操作数，所述第一操作数和所述第二操作数位于所述共享数据存储器的第一存储体中；

所述发送DMA引擎用于从所述第一存储体中连续加载所述第一和第二操作数，并将加载的所述第一和第二操作数发送给所述执行引擎；

所述执行引擎用于通过所述第一和第二操作数实现所述算术算法，并向所述发送DMA引擎返回所述算术算法的结果数据；

所述接收DMA引擎用于从所述发送DMA引擎接收所述算术算法的所述结果，并将所述算术算法的结果存储到所述共享数据存储器的第二存储体中，其中，所述第二存储体与所述第一存储体分离且不相同。

4.根据权利要求1-3中任意一项所述的可配置加速器，其特征在于，所述至少一个执行引擎还包括与第一发送DMA引擎操作连接的第一执行引擎和第二执行引擎；其中

所述第二执行引擎用于从所述第一发送DMA引擎连续接收数据，处理所述数据，产生结果数据；

所述接收DMA引擎用于将所述第二执行引擎处理后的所述结果数据存储到所述共享数据存储器中。

5.根据权利要求4所述的可配置加速器，其特征在于，所述数据包括由所述第一和第二执行引擎实现的算术算法的第一操作数、第二操作数和第三操作数，其中，所述第一操作数、所述第二操作数和所述第三操作数位于所述共享数据存储器的第一存储体中；

所述第一发送DMA引擎用于从所述第一存储体连续加载所述第一和第二操作数，并将加载的所述第一和第二操作数发送给所述第一执行引擎；

所述第一执行引擎用于处理所述第一和第二操作数，并将所述处理的结果数据提供给所述第一发送DMA引擎；

所述第一接收DMA引擎用于从所述第一发送DMA引擎接收处理所述第一和第二操作数的所述结果以及所述第三操作数，并将处理所述第一和第二操作数的所述结果以及所述第三操作数发送给所述第二执行引擎；

所述第二执行引擎用于从所述第一接收DMA引擎接收处理所述第一和第二操作数的所述结果以及所述第三操作数，处理处理所述第一和第二操作数的所述结果以及所述第三操作数，得到最终结果，并将所述最终结果发送给所述第一接收DMA引擎；

所述第一接收DMA引擎还用于将所述最终结果连续存储到所述共享数据存储器的第二存储体中，其中，所述第二存储体与所述第一存储体分离且不相同。