[发明专利]单电平单元高速缓存管理

说明书

在一些实例中揭示特征为可定制单电平单元SLC及多电平单元MLC配置的存储器装置。SLC存储器单元充当提供SLC层级性能以及拥有MLC存储器单元的存储器装置的存储容量的高速缓存。配置为MLC的单元的比例相对配置为SLC存储装置的单元的比例可为可配置的，且在一些实例中，所述比例在使用期间可基于可配置规则而改变，所述可配置规则基于若干存储器装置度量。在一些实例中，当装置活动低于活动阈值时，所述存储器装置可跳过SLC高速缓存并将数据直接放置到MLC存储装置中以减少电力消耗。

优先权申请案

此申请案主张2017年8月30日提出申请的美国申请案第15/690,869号的优先权的权益，所述美国申请案以其全文引用的方式并入本文中。

背景技术

存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路。存在包含易失性及非易失性存储器的许多不同类型的存储器。

易失性存储器需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)以及其它存储器。

非易失性存储器可在不供电时保留所存储数据，且包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器(例如，相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM)或3D XPoint^TM存储器)以及其它存储器。

快闪存储器用作用于各种各样的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性及低电力消耗的一或多个单晶体管浮动栅极或电荷陷阱存储器单元群组。

两种常见类型的快闪存储器阵列架构包含以布置每一架构的基本存储器单元配置的逻辑形式命名的NAND及NOR架构。存储器阵列的存储器单元通常布置成矩阵。在实例中，阵列的行中的每一浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的列中的每一存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的串中的每一存储器单元的漏极一起串联(源极-漏极)耦合于源极线与位线之间。

NOR及NAND架构半导体存储器阵列两者均通过解码器而存取，所述解码器通过选择耦合到特定存储器单元的栅极的字线而激活所述特定存储器单元。在NOR架构半导体存储器阵列中，一旦被激活，选定存储器单元便将其数据值置于位线上，从而取决于特定单元被编程的状态而致使不同电流流动。在NAND架构半导体存储器阵列中，将高偏置电压施加到漏极侧选择栅极(SGD)线。以指定通过电压(例如，Vpass)驱动耦合到每一群组的未选定存储器单元的栅极的字线，以将每一群组的未选定存储器单元操作为传递晶体管(例如，以不受其所存储数据值限制的方式传递电流)。接着，电流穿过每一串联耦合的群组从源极线流动到位线，此仅受每一群组的选定存储器单元限制，从而将选定存储器单元的当前经编码数据值置于位线上。

NOR或NAND架构半导体存储器阵列中的每一快闪存储器单元可个别地或共同地编程到一种或若干种经编程状态。举例来说，单电平单元(SLC)可表示两种经编程状态中的一者(例如，1或0)，从而表示一个数据位。

然而，快闪存储器单元还可表示多于两种经编程状态中的一者，从而允许在不增加存储器单元的数目的情况下制造更高密度存储器，这是因为每一单元可表示多于一个二进制数字(例如，多于一个位)。此类单元可称为多状态存储器单元、多数字单元或多电平单元(MLC)。在特定实例中，MLC可指每单元可存储两个数据位(例如，四种经编程状态中的一者)的存储器单元，三电平单元(TLC)可指每单元可存储三个数据位(例如，八种经编程状态中的一者)的存储器单元，且四电平单元(QLC)每单元可存储四个数据位。本文中在其宽广上下文中使用MLC来指代每单元可存储多于一个数据位(即，可表示多于两种经编程状态)的任何存储器单元。