[发明专利]使用分数N PLL的片上系统时钟相位管理有效
申请号: | 201880060983.4 | 申请日: | 2018-08-30 |
公开(公告)号: | CN111149299B | 公开(公告)日: | 2023-08-15 |
发明(设计)人: | 庄敬承;F·波苏 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | H03L7/197 | 分类号: | H03L7/197;G06F1/04;H03L7/23 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 董莘 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 使用 分数 pll 系统 时钟 相位 管理 | ||
1.一种分数N锁相环PLL,包括:
相位控制电路,被配置为响应于参考时钟信号的标识的边缘而开始相位累加,其中所述相位控制电路被配置为接收触发信号,所述触发信号标识所述参考时钟信号的所述标识的边缘;
反馈分频器,被配置为将输出时钟信号除以整数除数以形成经分频的反馈时钟信号,所述整数除数响应于所述相位累加而被调整;以及
振荡器,被配置为响应于控制信号而在输出频率处驱动所述输出时钟信号,使得所述输出时钟信号与所述参考时钟信号相位对准。
2.根据权利要求1所述的分数N PLL,其中所述相位控制电路包括三角积分调制器。
3.根据权利要求1所述的分数N PLL,其中所述相位控制电路还被配置为通过相位偏移来偏移所述相位累加。
4.根据权利要求3所述的分数N PLL,其中所述相位控制电路还被配置为从外部源接收所述相位偏移。
5.根据权利要求1所述的分数N PLL,其中所述参考时钟信号的所述边缘是上升边缘。
6.根据权利要求1所述的分数N PLL,其中所述参考时钟信号的所述边缘是下降边缘。
7.根据权利要求1所述的分数N PLL,还包括:
相位检测器,被配置为将所述经分频的反馈时钟信号与所述参考时钟信号进行比较,以检测所述经分频的反馈时钟信号是领先于所述参考时钟信号还是滞后于所述参考时钟信号。
8.根据权利要求7所述的分数N PLL,还包括:
电荷泵,被配置为响应于通过所述相位检测器的检测而充电电荷泵输出信号或放电电荷泵输出信号;以及
环路滤波器,被配置为将所述电荷泵输出信号进行滤波以形成控制电压,其中所述振荡器是压控振荡器,所述压控振荡器被配置为对所述控制电压作出响应。
9.根据权利要求1所述的分数N PLL,还包括:
后分频器,用于分频所述输出时钟信号以形成经后分频的输出时钟信号;以及
数字相位校正器电路,被配置为响应于所述经后分频的输出时钟信号的相位而调整所述相位累加。
10.一种时钟相位管理方法,包括:
接收用以标识参考时钟信号的边缘的触发信号;
响应于所述参考时钟信号的被标识的所述边缘,开始相位累加;以及
将用于第一分数N锁相环PLL的输出时钟信号除以除数以形成经分频的反馈时钟信号,所述除数响应于所述相位累加而被调整;以及
将所述经分频的反馈时钟信号与所述参考时钟信号进行比较,以保持所述输出时钟信号与所述参考时钟信号对准。
11.根据权利要求10所述的方法,其中接收所述触发信号包括:检测在所述参考时钟信号中的吞咽脉冲。
12.根据权利要求10所述的方法,其中接收所述触发信号包括:接收响应于所述参考时钟信号的所述边缘而被采样的脉冲信号。
13.根据权利要求10所述的方法,还包括:
后分频所述输出时钟信号,以形成经后分频的输出时钟信号;
采样所述经后分频的输出时钟信号的相位;以及
响应于所述经后分频的输出时钟信号的所述相位的所述采样,调整所述相位累加。
14.根据权利要求10所述的方法,还包括:
利用相位偏移来开始所述相位累加。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201880060983.4/1.html,转载请声明来源钻瓜专利网。