[发明专利]确定存储器单元的数据状态

说明书

操作存储器的方法包含：针对多个存储器单元中的每一存储器单元确定相应原始数据值；确定具有每一原始数据值作为其相应原始数据值的所述多个存储器单元的第一子组的存储器单元的数目；响应于针对每一原始数据值而确定的所述多个存储器单元的所述第一子组的存储器单元的所述数目而确定表示每一对邻近数据状态之间的转变的相应原始数据值；及针对所述多个存储器单元的第二子组的每一存储器单元，响应于其相应原始数据值且响应于表示邻近数据状态之间的所述转变的所述所确定原始数据值而确定所述多个数据状态中的相应数据状态。

技术领域

本发明一般来说涉及存储器，且特定来说，在一或多个实施例中，本发明涉及用于确定存储器单元的数据状态的方法及设备。

背景技术

存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、静态随机存取存储器(SRAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。

快闪存储器已发展成用于宽广范围的电子应用的非易失性存储器的普遍来源。快闪存储器通常使用允许高存储器密度、高可靠性及低电力消耗的单晶体管存储器单元。通过电荷存储结构(例如，浮动栅极或电荷陷阱)的编程(其通常称为写入)或其它物理现象(例如，相变或极化)，存储器单元的阈值电压的改变决定每一存储器单元的数据状态(例如，数据值)。快闪存储器及其它非易失性存储器的常见用途包含：个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电器、运载工具、无线装置、移动电话及可抽换式存储器模块，且非易失性存储器的用途不断扩大。

NAND快闪存储器为常见类型的快闪存储器装置，即所谓的其中布置基本存储器单元配置的逻辑形式。通常，NAND快闪存储器的存储器单元阵列经布置使得阵列的行的每一存储器单元的控制栅极被连接在一起以形成存取线，例如字线。阵列的列包含在一对选择栅极(例如，源极选择晶体管及漏极选择晶体管)之间串联连接在一起的存储器单元串(通常称为NAND串)。每一源极选择晶体管可连接到源极，而每一漏极选择晶体管可连接到数据线，例如列位线。在存储器单元串与源极之间及/或在存储器单元串与数据线之间使用多于一个选择栅极的变化形式为已知的。

在编程存储器中，存储器单元通常可编程为通常称为单电平单元(SLC)或多电平单元(MLC)的存储器单元。SLC可使用单个存储器单元来表示数据的一个数字(例如，位)。举例来说，在SLC中，2.5V的Vt可指示经编程存储器单元(例如，表示逻辑0)，而-0.5V的Vt可指示经擦除单元(例如，表示逻辑1)。MLC使用多于两个Vt范围，其中每一Vt范围指示不同数据状态。多电平单元可通过将位型式指派给特定Vt范围而利用传统电荷存储结构的模拟本质。虽然MLC通常使用存储器单元来表示二进制数的数据状态(例如，4、8、16、…)中的一种数据状态，但可使用操作为MLC的存储器单元来表示非二进制数的数据状态。举例来说，在MLC使用三个Vt范围的情况下，可使用两个存储器单元来共同地表示八种数据状态中的一者。

感测(例如，读取或验证)存储器单元的数据状态通常涉及检测所述存储器单元是否响应于施加到其控制栅极的特定电压而激活，例如通过检测连接到存储器单元的数据线是否经历由流动穿过所述存储器单元的电流导致的电压电平的改变。随着MLC发展到表示额外数据状态，邻近Vt范围之间的限度可变得更小。如果所感测存储器单元的Vt随时间移位，那么此可导致对所感测存储器单元的数据状态的不准确确定。

附图说明

图1是根据一实施例的作为电子系统的一部分与处理器进行通信的存储器的简化框图。

图2A到2B是可在参考图1所描述的类型的存储器中使用的存储器单元阵列的部分的示意图。

图3是多个存储器单元的阈值电压分配的概念性描绘。

图4A到4B是阈值电压移位的概念性描绘。