[发明专利]具有MBIST的多处理器内核设备

权利要求书

1.一种嵌入式设备，包括：

多个处理器内核，每个处理器内核包括：

静态随机存取存储器(SRAM)；

与所述SRAM相关联的存储器内置自检(MBIST)控制器；

与所述MBIST控制器耦接的MBIST访问端口；

通过第一多路复用器与所述MBIST访问端口耦接的MBIST有限状态机(FSM)；和

通过每个处理器内核的所述多路复用器与每个处理器内核的所述MBIST访问端口耦接的JTAG接口。

2.根据权利要求1所述的嵌入式设备，其中所述多个处理器内核由主内核和从内核组成。

3.根据权利要求1所述的嵌入式设备，其中所述多个处理器内核包括单个主内核和至少一个从内核。

4.根据权利要求3所述的嵌入式设备，其中所述从内核包括从程序静态随机存取存储器(PRAM)和与所述MBIST访问端口耦接的相关联的MBIST控制器。

5.根据权利要求4所述的嵌入式设备，其中所述MBIST访问端口的数据输出与BIST控制器的与所述SRAM相关联的数据输入耦接，其中所述BIST控制器的与所述SRAM相关联的数据输出与所述BIST控制器的与所述PRAM相关联的数据输入耦接，并且其中所述BIST控制器的与所述PRAM相关联的数据输出与BIST访问端口的数据输入耦接。

6.根据权利要求1-5中任一项所述的嵌入式设备，其中每个BIST控制器可由相关联的FSM和用户软件单独地配置以在所述嵌入式设备复位之后执行存储器自检。

7.根据权利要求6所述的嵌入式设备，其中通过外部复位、软件复位指令或看门狗复位来发起复位。

8.根据权利要求6-7中任一项所述的嵌入式设备，其中每个处理器内核包括时钟源，所述时钟源向相关联的FSM提供时钟。

9.根据权利要求8所述的嵌入式设备，其中针对所述多个处理器内核的MBIST FSM选择不同的时钟源。

10.根据权利要求3-9中任一项所述的嵌入式设备，其中每个FSM包括与相应处理内核耦接的控制寄存器。

11.根据权利要求3-10中任一项所述的嵌入式设备，其中处理内核的复位序列被扩展，直到存储器测试已完成。

12.根据权利要求11所述的嵌入式设备，其中从所述FSM提供的信号用于扩展复位序列。

13.根据权利要求3-11中任一项所述的嵌入式设备，还包括所述主内核中的用于配置主MBIST功能和每个从MBIST功能的配置用户空间文件系统。

14.一种用于操作嵌入式设备的方法，所述方法包括根据权利要求1-13中任一项所述的嵌入式设备的操作。