[发明专利]存储器系统中的动态链路差错保护

说明书

当数据通过两个实体之间(诸如在主机和存储器之间)的链路传递时，可能引入差错。可实现链路差错保护方案以检测和纠正链路上发生的差错，从而增强传输可靠性。然而，由于这些保护方案会增加等待时间和功耗两者，这些益处并非没有代价。在一个或多个方面，提议动态地调整所应用的链路差错保护级别以匹配操作环境中的任何变化。例如，链路差错的可能性与链路速度强相关。如果增加链路速度，则可以应用更高的链路差错保护级别来抵消链路差错的增加。如果降低链路速度，则可以降低保护级别，从而可使等待时间和功耗惩罚最小化。

公开领域

所公开的主题内容的领域涉及存储器系统。具体而言，所公开的主题内容的领域涉及存储器系统中的动态链路差错保护。

背景技术

在主机与存储器之间的数据传递中可存在差错。随着存储器链路操作变得更快以满足更高的带宽要求，存储器设备与主机(例如，片上系统(SoC)、CPU)之间的链路中的数据传输差错的概率变得更大。一个原因是高速链路更容易受到时钟抖动、PDN(功率递送网络)噪声等的影响。

为了增强可靠性，可以将差错保护方案应用于存储器链路。例如，常规存储器子系统可以包括主机侧的纠错码(ECC)编码器和解码器以及存储器设备侧的互补ECC编码器和解码器。当主机希望将数据写入存储器设备时，主机发送写命令并通过链路向存储器设备提供写数据。为了保护写数据，主机侧的ECC编码器在通过链路发送写数据之前对写数据进行编码。存储器设备侧的ECC解码器对经编码的写数据进行解码，并且将经解码的写数据存储在存储器设备的存储器单元中。

当主机希望从存储器设备读取数据时，主机通过链路向存储器设备发送读命令。存储器设备从存储器单元检索读数据，并通过链路将检索到的读数据发送到主机。为了保护读数据，存储器设备的ECC编码器在将读数据发送给主机之前对读数据进行编码。主机侧的ECC解码器对经编码的读数据进行解码，并且将经解码的读数据提供给请求方(诸如，CPU)。

遗憾的是，提供这样的保护方案通常会由于编码和解码开销而增加性能等待时间。此外，在移动系统中可能特别重要的是需要附加功率。

概述

本概述标识了一些示例方面的特征，并且不是对所公开的主题内容的排他性或穷尽性描述。各特征或各方面是被包括在本概述中还是从本概述中省略不旨在指示这些特征的相对重要性。描述了附加特征和方面，并且这些附加特征和方面将在阅读以下详细描述并查看形成该详细描述的一部分的附图之际变得对本领域技术人员显而易见。

公开了一种示例性装置。该装置可包括存储器设备，其被配置为通过链路与主机进行通信。该存储器设备可包括多个存储器单元和存储器链路接口。该存储器链路接口可以被配置为通过链路从主机接收读命令或写命令。响应于读命令，存储器链路接口可以被配置为从多个存储器单元检索读数据，并根据所应用的链路保护模式通过链路向主机提供读数据。响应于写命令，存储器链路接口可以被配置为通过链路从主机接收写数据，并根据所应用的链路保护模式将写数据存储到多个存储器单元。该存储器设备可以被配置为实现包括第一链路保护模式和第二链路保护模式的多个链路保护模式。可应用链路保护模式而以不同的保护级别保护通过链路传送的读数据或写数据免于差错。该存储器设备可以被配置为响应于从主机收到的链路保护模式改变通知而从应用第一链路保护模式改变为应用第二链路保护模式。