[发明专利]用于校准具有判决反馈均衡器(DFE)的接收器的装置和方法

说明书

本公开的各方面指向确定样本锁存器的偏移校准步长。根据一个方面，本公开涉及一种判决反馈均衡器(DFE)输入段，其包括：E样本锁存器，用于输出目标信号样本；E样本数模转换器，耦合到E样本锁存器以向E样本锁存器输入目标电压；样本锁存器，用于输出信号样本；以及电压数模转换器，耦合到E样本锁存器和样本锁存器以生成偏置电压，其中偏置电压被输入到E样本锁存器和样本锁存器。DFE输入段还可以包括：锁存器偏移解码器，用于缩放偏置电压；以及求和放大器，用于接收去往DFE输入段的模拟输入波形。

相关申请的交叉引用

本申请要求2017年5月31日在美国专利商标局提交的临时申请No.62/512,837和2017年7月19日在美国专利商标局提交的非临时申请No.15/654,540的优先权和权益，其全部内容通过引用并入本文，就如同在下文中以它们的整体并且出于所有适用目的而被完全阐述。

技术领域

本公开一般地涉及校准接收器的领域，并且特别地涉及校准具有判决反馈均衡器(DFE)的接收器。

背景技术

接收器中的高性能判决反馈均衡器(DFE)采用高精度样本锁存器来捕获和量化传入的高速信号。DFE性能取决于样本锁存器准确度，例如，样本锁存器电压偏移。为了减轻DFE性能下降，样本锁存器电压偏移必须被校准。然而，常规设计中的电压偏移校准被底层晶体管的相对几何尺寸的精度所限制。作为结果，如果偏移校准步长太小，则电压偏移校准可能具有受限制的偏移校准范围，或者如果偏移校准步长太大，则电压偏移校准可能具有低劣的校准精度。也就是说，相对晶体管尺寸的精度影响电压偏移校准的准确度。并且，进而，电压偏移校准的准确度影响DFE性能。

发明内容

下文提出了本公开的一个或多个方面的简化概述，以便提供对这样的方面的基本理解。该概述不是本公开的所有设想到的特征的广泛概览，并且既不旨在标识本公开的所有方面的关键或重要元素，也不旨在界定本公开的任何或所有方面的范围。其唯一目的是以简化的形式呈现本公开的一个或多个方面的一些概念，作为稍后呈现的更详细描述的序言。

在一个方面，本公开提供了确定样本锁存器的偏移校准步长。因此，一种用于确定样本锁存器的偏移校准步长的方法包括：生成第一目标电压；设置校准数字控制字；以及基于第一目标电压和校准数字控制字，将量化数字控制字调节为第一整数值，其中第一整数值基于样本锁存器达到第一亚稳态。该方法还包括：确定第一步长，其中第一步长是与第一整数值相对应的偏移校准步长的值。该方法还可以包括：生成第二目标电压；重置校准数字控制字以生成重置后的校准数字控制字；以及基于第二目标电压和重置后的校准数字控制字，将量化数字控制字重新调节为第二整数值。该方法还可以包括：确定第二步长，其中第二步长是与第二整数值相对应的偏移校准步长的值。该方法还可以包括：确定经校准的量化数字控制字，其中经校准的量化数字控制字是第一整数值和第二整数值的算术平均值。该方法还可以包括：确定经校准的偏移校准步长，其中经校准的偏移校准步长是第一步长和第二步长的算术平均值。在一个示例中，第二整数值基于样本锁存器达到第二亚稳态。在一个示例中，第二亚稳态与第一亚稳态不同。在一个示例中，生成第一目标电压步骤包括：将E样本数字控制字设置为第一目标码，并且E样本符号位被设置为第一极性。在一个示例中，第一目标电压等于第一目标码和EDAC输出分辨率的乘积。