[发明专利]使用端点临界传感器电路估计时序驰豫

说明书

本公开的各个方面描述了使用芯片上的端点临界传感器来测量时序驰豫。传感器电路被附接到芯片上的敏感端点(例如，时序关键路径中的逻辑门)，以便传感器电路接收端点的数据信号和时钟信号。传感器电路通过使数据信号延迟多于时钟信号来在数据信号和时钟信号之间引入偏斜，并且比较偏斜数据信号以确定是否由于引入的偏斜而发生了误差。与芯片在测试模式下的同时测试电路操作相比，通过以不同的延迟量延迟数据信号并且监测哪些延迟会导致误差，针对与芯片上实现的系统相关的电路，在芯片操作期间，数据信号和时钟信号中的时序驰豫量(例如，临界裕量)被测量。

技术领域

本公开涉及当芯片正在操作时而非当芯片处于测试模式时非侵入地测量计算机芯片上的时序驰豫。

背景技术

当计算机芯片被制造时，付出了巨大努力以确保所有路径上的时序裕量适当，并且所有晶体管都接收到适当的电压电平。比如，静态时序分析可以被用于以统计方式确定芯片的最小容许电压下的最小容许时钟频率。然而，实际上，当芯片正在操作时，最坏情况时序条件与最坏情况电压很少同时存在。结果，该芯片被设计以过量裕量，使得其在多种条件下操作。当芯片正在操作时，这种过量裕量会导致功率浪费。

减少过量裕量的一种方法是要在芯片上包括测试电路，诸如在单个时序路径中彼此通信的逻辑门；以及在制造期间将芯片放置在测试仪上。在制造期间，当芯片在测试仪上时，逻辑门的时钟频率和电压可以被降低，直到故障发生以确定过量裕量为止。然而，这种测试增加了制造过程的额外成本，并且在芯片的测试模式而非在操作模式下(诸如当被最终消费者使用时)进行。更进一步地，添加的测试电路不能很好地代表芯片上被实现的系统，并且因此通常无法指示芯片上实现的系统的实际临界裕量(例如，当芯片由于电压或时钟频率降低而将出现故障时)。

减少过量裕量的另一方法是包括附加测试电路，诸如环形振荡器，其可以被用于在芯片的操作期间控制芯片上的电压。然而，这种环形振荡器通常不能很好地描述芯片上实现的系统，可以特定于被用于制作芯片的工艺，并且可能遭受晶片和芯片变化的困扰。更进一步地，对于在芯片上实现的系统，这种添加的环形振荡器很少是最坏情况电压或关键时序路径，并且因此不能给出剩余临界裕量的很好的指示。

在操作期间(例如，在处理有效载荷数据的同时)直到故障发生之前，减少过量裕量的其他方法降低芯片上的电压或时钟频率。然而，这种方法是侵入性的，并且通过使芯片在操作期间出现故障而不利地影响芯片的操作。

发明内容

提供本发明内容以简化形式介绍下文在具体实施方式中进一步描述的一些概念的选择。该概述并非旨在标识所要求保护的主题的关键特征或必要特征。

在一个或多个实现方式中，描述了一种用于估计芯片上的时序驰豫的电路。该电路包括连接，其用于接收被包括在芯片上的逻辑门的数据信号和时钟信号。该电路还包括至少一个缓冲器单元，其被配置为通过使数据信号延迟多于时钟信号，来使数据信号和时钟信号偏斜。该电路还包括至少一个误差电路，其被耦合到至少一个缓冲器单元中的相应缓冲器单元，并且被配置为：通过比较从相应缓冲器单元输出的延迟数据信号与延迟少于从相应缓冲器单元输出的延迟数据信号的附加数据信号，来确定相应缓冲器单元是否已经发生了数据误差。该电路还包括至少一个数据收集电路，其被耦合到至少一个误差电路中的相应误差电路，并且被配置为：基于对相应缓冲器单元的数据误差的确定来计算相应缓冲器单元的相应误差指示符。该电路还包括驰豫估计器电路，其被配置为接收每个误差指示符，并且基于该误差指示符来估计逻辑门的数据信号和时钟信号之间的时序驰豫量。