[发明专利]使用端点临界传感器电路估计时序驰豫

权利要求书

1.一种用于估计芯片上的时序驰豫的电路装置，所述电路包括：

连接件，用于接收被包括在所述芯片上的逻辑门的数据信号和时钟信号；

至少一个缓冲器单元，被配置为通过使所述数据信号延迟多于所述时钟信号来偏斜所述数据信号和所述时钟信号；

至少一个误差电路，被耦合到所述至少一个缓冲器单元中的相应缓冲器单元，并且被配置为：对于所述相应缓冲器单元，通过比较从所述相应缓冲器单元输出的延迟数据信号与附加数据信号来确定数据误差是否已经发生，所述附加数据信号被延迟少于从所述相应缓冲器单元输出的所述延迟数据信号；

至少一个数据收集电路，被耦合到所述至少一个误差电路中的相应误差电路，并且被配置为：基于对所述相应缓冲器单元的所述数据误差的所述确定，来计算所述相应缓冲器单元的相应误差指示符；以及

驰豫估计器电路，被配置为接收每个误差指示符，并且基于所述每个误差指示符来估计所述逻辑门的所述数据信号和所述时钟信号之间的时序驰豫量。

2.根据权利要求1所述的电路装置，其中所述至少一个缓冲器单元包括多个缓冲器单元，并且对于所述多个缓冲器单元中的至少一个缓冲器单元，所述附加数据信号是从所述多个缓冲器单元中的另一缓冲器单元输出的延迟数据信号。

3.根据权利要求1所述的电路装置，其中所述至少一个缓冲器单元中的每个缓冲器单元包括用于延迟所述数据信号的第一缓冲器和用于延迟所述时钟信号的第二缓冲器，并且所述第一缓冲器和所述第二缓冲器具有相同的阈值电压。

4.根据权利要求1所述的电路装置，其中所述至少一个缓冲器单元中的每个缓冲器单元包括与所述逻辑门相同类型的触发器。

5.根据权利要求1所述的电路装置，其中所述至少一个缓冲器单元包括多个缓冲器单元，并且所述缓冲器单元中的至少两个缓冲器单元包括彼此不同的所述数据信号的延迟量。

6.根据权利要求1所述的电路装置，其中当所述芯片正在非测试模式下操作时，所述电路操作。

7.根据权利要求1所述的电路装置，其中当所述电路正在操作时，所述时钟信号的频率不被改变。

8.根据权利要求1所述的电路装置，其中所述至少一个误差电路中的每个误差电路包括异或逻辑门，以确定所述数据误差是否已经发生。

9.根据权利要求1所述的电路装置，其中与每个缓冲器单元相对应的相应数据收集电路包括实现相应粘结位的电路，并且每个缓冲器单元的所述相应误差指示符是每个缓冲器单元的所述相应粘结位的状态。

10.根据权利要求1所述的电路装置，其中与每个缓冲器单元相对应的相应数据收集电路包括相应累加器电路，所述累加器电路累加每个缓冲器单元的确定的数据误差，并且每个缓冲器单元的所述相应误差指示符基于每个缓冲器单元的所述相应累加器的值。

11.根据权利要求1所述的电路装置，其中所述至少一个缓冲器单元包括多个缓冲器单元，所述多个缓冲器单元各自延迟所述数据信号和所述时钟信号，并且所估计的时序驰豫量基于从所述逻辑门到所述多个缓冲器单元中的具有到所述逻辑门的最小延迟并且针对其确定数据误差的缓冲器单元的延迟。

12.根据权利要求1所述的电路装置，其中所述逻辑门是所述芯片上的端点，所述端点先前被确定为对时序驰豫敏感。