[发明专利]对用于耦合到片上系统的组件的校准参数的引导时间确定

说明书

本文描述了各种另外的和替代的方面。在一些方面中，本公开内容提供了一种对组件进行校准的方法。该方法包括：在辅助SoC处从主要SoC接收用于外部组件的先前校准参数，其中，辅助SoC耦合到外部组件并且被配置为对外部组件进行校准。该方法还包括：由辅助SoC确定先前校准参数的有效性。该方法还包括：由辅助SoC基于所确定的先前校准参数的有效性来操作外部组件。

相关申请的交叉引用

本申请要求享有于2017年4月7日递交的美国临时专利No.62/483,189、以及与2017年8月21日递交的美国专利申请No.15/682,286的权益。临时申请的内容由此通过引用全部并入本文。

技术领域

概括说地，本公开内容的教导涉及片上系统(SoC)集成电路设计，并且在某些方面中，涉及确定用于耦合到SoC的组件的校准参数。

背景技术

计算设备普遍存在。一些计算设备是便携式的，例如移动电话、平板设备和膝上型计算机。随着这些便携式计算设备的功能增加，为了支持这种功能所需要的计算或处理能力以及一般性地数据存储容量也增加。除了这些设备的主要功能，许多设备还包括支持外围功能的元件。例如，蜂窝电话可以包括实现并支持蜂窝电话的主要功能以及静止相机、视频相机、全球定位系统(GPS)导航、网页浏览、发送和接收电子邮件、发送和接收文本消息、按键通话(push-to-talk)能力等外围功能。这些便携式设备中的许多设备包括片上系统(SoC)以实现特定设备上的一个或多个主要和外围功能。

SoC通常包括嵌入在集成电路或芯片并耦合到局部总线的多个中央处理单元(CPU)内核。这些CPU内核还可以被布置成更多的计算集群。SoC通常还可以包括硬件组件和其它处理器。

同较大的计算设备(例如台式和服务器计算机)一样，SoC在上电时依赖于引导序列或引导代码。引导序列是当功率首次施加于SoC时该SoC执行的初始操作集合。引导代码实现对SoC进行初始化的(例如，自举)过程。出于快速存取、低复杂度、空间效率、低成本和安全原因，引导代码通常存储在只读存储器(ROM)中。

引导序列可以利用内部存储器(例如，与SoC在相同芯片上的片上存储器，例如静态随机存取存储器(SRAM))和复杂驱动器来安全地引导SoC，以及外部存储器(例如，与SoC不在相同芯片上的片外存储器，包括动态随机存取存储器(DRAM)，例如双倍数据速率(DDR)同步DRAM(SDRAM)、低功率DDR(LPDDR)等等)以便在SoC具有需要另外存储器来引导的更多功能时节省所使用的内部存储器的量的成本。外部存储器可以与SoC(例如，应用处理器、调制解调器芯片等等)堆叠、可以被配置为封装体层叠设计、可以完全在外部(例如，不与SoC在相同的封装体上)等等。

作为引导序列的一部分，为了使用耦合到SoC的外部存储器或其它组件(例如，温度传感器等等)，可能需要校准(也被称为“训练”)外部存储器或其它组件。例如，外部存储器可以依赖于SoC来确定校准参数，例如用于在SoC的CPU与外部存储器之间通过总线、片上网络(NoC)进行通信的定时参数等等。外部存储器可以被配置为：在一个或多个电压下以一个或多个频率(例如，输入/输出(I/O)总线时钟频率)来操作。因此，SoC可能需要跨多个频率和电压来校准外部存储器，并针对各个频率/电压组合来确定定时值或其它校准参数值。用于外部存储器的这些校准参数值还可以取决于外部存储器的特定环境，包括工艺、电压和温度(PVT)变化对片上互连件的影响。因此，对外部存储器的校准可能需要针对包括该外部存储器的特定器件来执行。对于某些类型的外部存储器(例如，LPDDR4或者具有高操作频率和低功率的其它类型存储器)，对外部存储器的校准可能花费显著的时间(例如，3-5秒的数量级来完成)。因此，用于高效外部组件校准的技术是令人期望的。

发明内容