[发明专利]数据处理装置中的乘-累加

说明书

提供了一种数据处理装置、操作数据处理装置的方法、非暂态计算机可读存储介质、以及指令。指令指定第一源寄存器、第二源寄存器、以及一组N个累加寄存器。响应于该指令，生成控制信号，使得处理电路从第一源寄存器的内容中提取N个数据元素，执行N个数据元素中的每个数据元素与第二源寄存器的内容的乘法，并且将每个乘法的结果应用于一组N个累加寄存器中的相应的目标寄存器的内容。结果，以如下方式执行多个(N)乘法，该方式有效地提供了N倍于寄存器宽度的乘法器，但是不要求寄存器文件也变为N倍大。

技术领域

本公开涉及数据处理，更具体地涉及执行算术运算的数据处理装置。

背景技术

可以要求数据处理装置执行算术运算。这些算术运算例如可以包括可以在各种情况中找到应用性的矩阵乘法运算。这种矩阵乘法的实现方式的一个特征在于吞吐量是非常计算受限的(而不是加载/存储受限的)。随着向量长度增加并且更多工作数据可以存储于寄存器文件中，这种情况进一步凸显。例如，对于包含32位浮点值的256位向量，每次向量加载可以执行6个向量乘法(需要至少32个寄存器)。为了增加矩阵乘法性能，可以增大向量长度，以给出相应的性能改善，但是更长的向量需要更大的寄存器文件并且可能需要更复杂的加载/存储单元(如果需要加载更大的向量的话)。添加更多的向量乘法功能单元也可以增加矩阵乘法性能，但是这会对处理器的其他部分提出高要求。例如，由于每个乘法/累加运算需要三个寄存器读取端口和一个寄存器写入端口，所以四个乘法/累加单元将需要总共十二个读取端口和四个写入端口。此外，前端解码和调度逻辑将需要能够一次处理多个指令，以便调配到这些功能单元(例如，可靠地为四个乘法器提供馈入而所需要的“五倍宽”问题)，因此非常复杂。

发明内容

本文描述的至少一个示例提供了一种数据处理装置，包括：寄存器存储电路，具有多个寄存器，每个寄存器用于存储多个数据元素；解码器电路，响应于数据处理指令而生成控制信号，该数据处理指令在多个寄存器中指定：第一源寄存器、第二源寄存器、以及一组N个累加寄存器；以及处理电路，响应于控制信号而执行数据处理操作，该数据处理操作包括：从第一源寄存器的内容中提取N个数据元素，执行N个数据元素中的每个数据元素与第二源寄存器的内容的乘法，以及将每个乘法的结果应用于一组N个累加寄存器中的相应的目标寄存器的内容。

本文描述的至少一个示例提供了一种操作数据处理装置的方法，包括：响应于数据处理指令生成控制信号，该数据处理指令在多个寄存器中指定：第一源寄存器、第二源寄存器、以及一组N个累加寄存器；以及响应于控制信号执行数据处理操作，该数据处理操作包括：从第一源寄存器的内容中提取N个数据元素，执行N个数据元素中的每个数据元素与第二源寄存器的内容的乘法，以及将每个乘法的结果应用于一组N个累加寄存器中的相应的目标寄存器的内容。

本文描述的至少一个示例提供了一种计算机可读存储介质，以非暂态方式存储有包括至少一个数据处理指令的程序，该程序在由数据处理装置执行时使得：响应于数据处理指令生成控制信号，该数据处理指令在多个寄存器中指定：第一源寄存器、第二源寄存器、以及一组N个累加寄存器；以及响应于控制信号执行数据处理操作，该数据处理操作包括：从第一源寄存器的内容中提取N个数据元素，执行N个数据元素中的每个数据元素与第二源寄存器的内容的乘法，以及将每个乘法的结果应用于一组N个累加寄存器中的相应的目标寄存器的内容。

本文描述的至少一个示例提供了一种数据处理装置，包括：用于在多个寄存器中的寄存器中存储多个数据元素的部件；用于响应于数据处理指令生成控制信号的部件，该数据处理指令在多个寄存器中指定：第一源寄存器、第二源寄存器、以及一组N个累加寄存器；以及用于响应于控制信号执行数据处理操作的部件，该数据处理操作包括：从第一源寄存器的内容中提取N个数据元素，执行N个数据元素中的每个数据元素与第二源寄存器的内容的乘法，以及将每个乘法的结果应用于一组N个累加寄存器中的相应的目标寄存器的内容。

附图说明

下面将参考附图中示出的实施例，仅通过示例进一步描述本发明，其中：