[发明专利]数据处理装置中的乘-累加在审
申请号: | 201880012114.4 | 申请日: | 2018-01-26 |
公开(公告)号: | CN110300956A | 公开(公告)日: | 2019-10-01 |
发明(设计)人: | 大卫·汉纳·曼塞尔;格里戈里奥斯·马格克里斯 | 申请(专利权)人: | ARM有限公司 |
主分类号: | G06F9/30 | 分类号: | G06F9/30 |
代理公司: | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人: | 桑敏 |
地址: | 英国*** | 国省代码: | 英国;GB |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 源寄存器 数据元素 乘法 数据处理装置 累加寄存器 指令 计算机可读存储介质 操作数据处理装置 生成控制信号 寄存器文件 目标寄存器 处理电路 结果应用 累加 乘法器 非暂态 寄存器 有效地 响应 | ||
1.一种数据处理装置,包括:
寄存器存储电路,具有多个寄存器,每个寄存器用于存储多个数据元素;
解码器电路,响应于数据处理指令而生成控制信号,所述数据处理指令在所述多个寄存器中指定:第一源寄存器、第二源寄存器、以及一组N个累加寄存器;以及
处理电路,响应于所述控制信号而执行数据处理操作,该数据处理操作包括:从所述第一源寄存器的内容中提取N个数据元素,执行所述N个数据元素中的每个数据元素与所述第二源寄存器的内容的乘法,以及将每个乘法的结果应用于所述一组N个累加寄存器中的相应目标寄存器的内容。
2.如权利要求1所述的数据处理装置,其中,所述处理电路包括数据元素操控电路,该数据元素操控电路响应于所述控制信号而提供从所述第一源寄存器提取的数据元素的多个实例,
其中,执行所述乘法包括将所述数据元素的所述多个实例乘以所述第二源寄存器的内容的相应部分。
3.如权利要求2所述的数据处理装置,其中,所述数据元素操控电路响应于所述控制信号而提供所述数据元素的M个实例,其中,所述M个实例的大小小于所述多个寄存器的寄存器大小。
4.如权利要求3所述的数据处理装置,其中,所述数据元素操控电路响应于所述控制信号而提供从所述第一源寄存器提取的一组数据元素中的每个数据元素的各自的M个实例,其中,所述一组数据元素的所述M个实例的总大小等于所述寄存器大小。
5.如权利要求4所述的数据处理装置,其中,所述一组数据元素是由所述寄存器大小的重复子部分中的选定数据元素给出的。
6.如权利要求2所述的数据处理装置,其中,所述数据元素的所述多个实例的组合大小等于所述多个寄存器的寄存器大小。
7.如任意前述权利要求所述的数据处理装置,其中,N在2至8的范围内。
8.如权利要求7所述的数据处理装置,其中,N是2。
9.如权利要求7所述的数据处理装置,其中,N是4。
10.如权利要求1至9中任一项所述的数据处理装置,其中,在所述数据处理操作中将每个乘法的结果应用于相应的目标寄存器的内容包括:将每个乘法的结果加和到相应的目标寄存器的内容。
11.如权利要求1至9中任一项所述的数据处理装置,其中,在所述数据处理操作中将每个乘法的结果应用于相应的目标寄存器的内容包括:将每个乘法的结果从相应的目标寄存器的内容中减去。
12.如权利要求1至9中任一项所述的数据处理装置,其中,在所述数据处理操作中将每个乘法的结果应用于相应的目标寄存器的内容包括:用每个乘法的结果替换相应的目标寄存器的内容。
13.如任意前述权利要求所述的数据处理装置,其中,所述一组N个累加寄存器是连续寻址的寄存器。
14.如权利要求13所述的数据处理装置,所述一组N个累加寄存器中的第一累加寄存器的索引是N的非负整数倍。
15.如任意前述权利要求所述的数据处理装置,其中,从所述第一源寄存器的内容提取的所述N个数据元素是连续寻址的数据元素。
16.如权利要求15所述的数据处理装置,其中,从所述第一源寄存器的内容提取的所述N个数据元素中的第一数据元素的索引是N的非负整数倍。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于ARM有限公司,未经ARM有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201880012114.4/1.html,转载请声明来源钻瓜专利网。