[发明专利]具有转换速度控制反馈环路的异步SAR ADC

说明书

描述了一种用于异步逐次逼近型寄存器(successive approximation register，简称SAR)模数转换器(analog‑to‑digital converter，简称ADC)的反馈控制的系统和电路。示例性系统包括所述异步SAR ADC(100)。定时检测器电路(302)耦合至所述异步SAR ADC(100)以接收来自所述异步SARADC(100)的一个或多个内部信号(310)。所述定时检测器电路(302)输出表示所述SAR ADC(100)的内部定时的定时检测器信号(312)。所述定时检测器信号(312)基于所述一个或多个内部信号产生(310)。调节器电路(304)耦合至所述定时检测器电路(302)以接收所述定时检测器信号。所述调节器电路(304)还耦合至所述异步SAR ADC(100)以向所述异步SARADC(100)输出反馈信号(314)。所述反馈信号(314)基于所述定时检测器信号(312)生成，以控制所述SARADC(100)的所述内部定时以匹配目标定时。

相关申请案交叉申请

本申请要求于2017年2月6日递交的第15/425,653号美国专利申请案的在先申请优先权，现作为美国专利第9,871,529号发布，该在先申请的内容以引入的方式并入本文。

技术领域

本发明涉及逐次逼近型寄存器(successive approximation register，简称SAR)模数转换器(analog-to-digital converter，简称ADC)以及用于SAR ADC的反馈和转换速度控制的电路。

背景技术

所述异步逐次逼近型寄存器(successive approximation register，简称SAR)模数转换器(analog-to-digital converter，简称ADC)是一种混合信号设计，具有外部采样时钟和内部生成的异步时钟，用于产生连续的数字N比特输出。为了正确地接收所有N比特，必须使所述外部时钟的周期足够长，以允许基于所述内部异步时钟接收所有N比特。

所述外部采样时钟的时钟周期通常是恒定的并且是已知的。然而，所述内部异步时钟具有可变周期，随比特和样本的变化而变化。平均周期长度也可能随温度和工艺角的变化而变化。因此，所述外部时钟速度通常设置的足够缓慢，以确保即使在最坏情况场景中，也会接收到依赖于所述内部时钟速度的所有N比特。目前还没有方法来测量或自动调节所述内部异步时钟的周期时间。

发明内容

本发明描述了用于测量SAR内部异步时钟的平均周期时间的方法。本发明还描述了用于控制所述SAR内部异步时钟的所述平均周期时间的方法。测量和控制环路可用于优化ADC速度、功率和性能。此外，由于所述SAR ADC内部时钟的速度在很大程度上依赖于数字内部延迟，因此所述SAR内部时钟平均周期时间的测量也可以用作工艺和温度检测器。在交错ADC的情况下，可以使用周期时间的测量来获得子信道异步时钟变化统计信息。该信息可用于独立地调整每个子信道的所述速度，以通过仅以必要的速度运行每个ADC子信道来实现可能的节能。

根据某些方面，本文公开了一种用于异步逐次逼近型寄存器(successiveapproximation register，简称SAR)模数转换器(analog-to-digital converter，简称ADC)的反馈控制的系统。所述系统包括所述异步SAR ADC，用于接收模拟输入信号并输出数字输出信号，所述SAR ADC用于：接收用于采样所述模拟输入信号的外部采样时钟，以及生成与所述模拟输入信号的转换相关的异步内部定时。所述系统还包括定时检测器电路，耦合至所述异步SAR ADC以接收来自所述异步SAR ADC的一个或多个内部信号，所述定时检测器电路用于输出表示所述SAR ADC的所述内部定时的定时检测器信号，所述定时检测器信号基于所述一个或多个内部信号生成。所述系统还包括调节器电路，耦合至所述定时检测器电路以接收所述定时检测器信号，所述调节器电路还耦合至所述异步SAR ADC以向所述异步SARADC输出反馈信号，所述反馈信号基于所述定时检测器信号生成，以控制所述SARADC的所述内部定时以匹配目标定时。