[发明专利]具有转换速度控制反馈环路的异步SAR ADC

权利要求书

1.一种用于异步逐次逼近型寄存器SAR模数转换器ADC的反馈控制的系统，其特征在于，包括：

所述异步SAR ADC，用于接收模拟输入信号并输出数字输出信号，所述SAR ADC用于：接收用于采样所述模拟输入信号的外部采样时钟，以及生成与所述模拟输入信号的转换相关的异步内部定时；

定时检测器电路，耦合至所述异步SAR ADC以接收来自所述异步SAR ADC的一个或多个内部信号，所述定时检测器电路用于输出表示所述SAR ADC的所述内部定时的定时检测器信号，所述定时检测器信号基于所述一个或多个内部信号生成；

调节器电路，耦合至所述定时检测器电路以接收所述定时检测器信号，所述调节器电路还耦合至所述异步SAR ADC以向所述异步SAR ADC输出反馈信号，所述反馈信号基于所述定时检测器信号生成，以自动调节所述SAR ADC的所述内部定时以匹配目标定时；

其中，所述一个或多个内部信号包括至少两个触发信号，所述触发信号指示在所述SARADC处发生的相应事件，并且通过基于所述至少两个触发信号来表示所述事件之间的平均时延来生成所述定时检测器信号以表示所述内部定时。

2.根据权利要求1所述的系统，其特征在于，所述定时检测器电路包括延迟-脉冲宽度转换器，用于将所述事件之间的时延转换为脉冲信号的脉冲宽度，其中所述脉冲信号的占空比与所述时延与所述外部采样时钟周期的比率成正比。

3.根据权利要求2所述的系统，其特征在于，所述定时检测器电路还包括低通滤波器，用于将所述占空比转换为具有与平均占空比成比例的电压的所述定时检测器信号。

4.根据权利要求1至3中任一项所述的系统，其特征在于，所述至少两个触发信号包括指示所述外部采样时钟的脉冲的第一触发信号和指示数字化样本的最后比特的第二触发信号，其中所述平均时延等于所述SAR ADC的异步内部时钟的平均周期。

5.根据权利要求4所述的系统，其特征在于，所述SAR ADC用于接收探测信号，所述探测信号导致所述一个或多个内部信号发生变化，一个或多个内部信号的所述变化指示所述SAR ADC的所述内部定时。

6.根据权利要求1至3中任一项所述的系统，其特征在于，所述SAR ADC用于接收探测信号，所述探测信号导致所述一个或多个内部信号发生变化，一个或多个内部信号的所述变化指示所述SAR ADC的所述内部定时。

7.根据权利要求6所述的系统，其特征在于，所述一个或多个内部信号包括比特值信号，所述比特值信号表示所述数字输出信号的比特值，其中所述探测信号在所述模拟输入信号的转换过程中插入模拟延迟，并且通过计算所述比特的平均值来生成所述定时检测器信号以表示所述内部定时，其中当所述插入的模拟延迟超出所述SAR ADC的等待时间时，所述比特的所述平均值将发生改变。

8.根据权利要求1至3中任一项所述的系统，其特征在于，所述调节器电路基于将所述定时检测器信号压缩成表示所述目标定时的目标值来生成所述反馈信号。