[发明专利]用于形成三维存储器件的方法

说明书

公开了用于形成三维(3D)存储器件的方法。方法可以包括形成器件晶圆，其包括：形成贯穿器件晶圆的第一交替堆叠层的第一沟道孔(140)、于第一沟道孔(140)的底部上形成外延层(160)、以及于第一沟道孔(140)的侧壁上形成第一沟道层(180)。方法还可以包括：形成至少一个连接晶圆，每个连接晶圆包括贯穿第二交替堆叠层的第二沟道孔(340)，所述连接晶圆在第二沟道孔(340)的底部上不具有外延层(160)；以及将至少一个连接晶圆与器件晶圆键合，使得在每个连接晶圆中的第二沟道孔(340)的侧壁上的第二沟道层(380)与器件晶圆中的第一沟道层(180)电连接。

相关申请的交叉引用

本申请案主张于2017年8月23日提交的中国专利申请第201710728015.3号的优先权，其全部内容以引用的方式并入本文中。

技术领域

本公开内容关于半导体科技领域，特别是一种用于形成三维(3D)存储器件的方法。

背景技术

平面存储单元通过改善工艺技术、电路设计、程序算法与制作工艺来缩小至较小的尺寸。然而，随着存储单元的特征尺寸接近下限时，平面工艺与制作技术变得艰难且耗费成本。因此，平面存储单元的存储密度接近上限。三维(3D)存储架构可以解决平面存储单元的密度限制的问题。

随着半导体技术的进步，3D存储器件，例如3D NAND存储器件，持续缩小更多的氧化物/氮化物(ON)层。结果，沟道孔的蚀刻工艺变得越来越有挑战性。

发明内容

在此公开用于形成三维(3D)存储器件的方法的实施例。

公开的是用于在三维(3D)存储器件中形成沟道孔结构的方法。方法包括形成器件晶圆，包括：形成贯穿器件晶圆的第一交替堆叠层的第一沟道孔，于第一沟道孔的底部上形成外延层，以及于第一沟道孔的侧壁上形成第一沟道层。方法还包括：形成至少一个连接晶圆，其中，每个连接晶圆包括贯穿第二交替堆叠层的第二沟道孔，每个连接晶圆在第二沟道孔的底部上不具有外延层；以及将至少一个连接晶圆与器件晶圆键合，使得在每个连接晶圆中的第二沟道孔的侧壁上的第二沟道层与器件晶圆中的第一沟道层电连接。

方法还包括：于器件晶圆上形成包括第一沟道连接结构的顶表面的第一互连表面，第一沟道连接结构的宽度大于第一沟道层的厚度；于连接晶圆上形成包括第二沟道连接结构的顶表面的第二互连表面，第二沟道连接结构的宽度大于第二沟道层的厚度；以及将第一连接晶圆与器件晶圆键合，包括：将器件晶圆的第一沟道连接结构对准第一连接晶圆的第二沟道连接结构，以及将器件晶圆的第一互连表面与第一连接晶圆的第二互连表面键合，使得第一沟道连接结构直接与第二沟道连接结构相接触。

在一些实施例中，形成器件晶圆还包括：于第一衬底上形成第一介电质交替堆叠以及第一绝缘连接层；形成贯穿第一绝缘连接层与第一介电质交替堆叠的第一沟道孔；在第一沟道孔的底部上形成外延层之后，形成第一功能层，以覆盖第一沟道孔的侧壁；形成覆盖第一功能层并且与外延层相接触的第一沟道层；以及于第一功能层之上形成第一沟道连接结构，第一沟道连接结构与第一沟道层是相接触的。

在一些实施例中，形成第一功能层包括：于第一沟道孔的侧壁上形成第一阻隔层，用于阻挡电荷流出；于第一阻隔层的表面上形成第一存储层，用于在3D存储器件的操作期间存储电荷；以及于第一存储层的表面上形成第一隧穿层，用于隧穿电荷。

在一些实施例中，形成第一沟道连接结构包括：于第一绝缘连接层上形成第一沟道连接层，第一沟道连接层与第一沟道层是相接触的；形成第一填充结构，以填充第一沟道孔；以及图案化第一沟道连接层，以移除第一沟道连接层的一部分，以暴露出第一存储层，第一沟道连接层的在第一隧穿层与第一沟道层之上的剩余部分是第一沟道连接结构。