[实用新型]一种阵列基板及显示装置

说明书

本实用新型适用于显示技术领域，提供了一种阵列基板及显示装置，所述阵列基板包括第一衬底基板；扫描线，设于所述第一衬底基板上；栅绝缘层，设于所述扫描线上；间隔层，设于所述栅绝缘层上；数据线，设于所述间隔层上，与所述扫描线交叉布置；以及保护层，设于所述间隔层和所述数据线上；所述间隔层位于所述数据线与所述扫描线交错的重叠区域。本实用新型通过在栅绝缘层与数据线之间设置一层间隔层，该间隔层位于数据线与扫描线垂直交错的重叠区域，减小了数据线的寄生电容，降低了数据线负载，进而有益于提升画素充电率和产品对比度。

技术领域

本实用新型涉及显示技术领域，特别涉及一种阵列基板及显示装置。

背景技术

VA(Vertical Alignment，垂直排列)显示模式像素结构分为TFT(Thin FilmTransistor，薄膜晶体管)侧的像素结构和CF(Color Filter，彩膜)侧的像素结构两部分。TFT侧的像素结构主要实现TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示器)的电学功能，是决定像素电容效应、配向延迟效应、灰阶电压写入特性和保持特性的主要因素；CF侧的像素结构主要实现TFT-LCD的光学功能，是决定TFT-LCD的对比度和色域度的主要因素。完成VA显示从电学输入向光学输出转换的过度元素是像素负荷电容，主要包含液晶电容C_lc和存储电容C_st，负荷电容的功能是保证像素电压的稳定性。而数据线、扫描线与像素电极之间的电容属于寄生电容，会干扰到像素电压，影响显示效果。

其中，数据线(data line)与其他电极的寄生电容为C_d，C_d的存在会增大数据线负载(Date loading)，继而减小画素充电率，使产品对比度有所下降。

实用新型内容

本实用新型的目的在于提供一种阵列基板，旨在解决目前的阵列基板因存在寄生电容C_d而导致数据线负载增大的技术问题。

本实用新型是这样实现的，一种阵列基板，包括：

第一衬底基板；

扫描线，设于所述第一衬底基板上；

栅绝缘层，设于所述扫描线上；

间隔层，设于所述栅绝缘层上；

数据线，设于所述间隔层上，与所述扫描线交叉布置；以及

保护层，设于所述间隔层和所述数据线上；

所述间隔层位于所述数据线与所述扫描线交错的重叠区域。

在一个实施例中，所述间隔层为半导体层。

在一个实施例中，所述间隔层为绝缘层。

在一个实施例中，所述半导体层为无定形硅层、铟镓锌氧化物层或低温多晶硅层。

在一个实施例中，所述保护层和栅绝缘层为SiN_x层或SiO_x层或Al₂O₃层。

本实用新型的另一目的在于提供一种显示装置，包括相对设置的第一基板和第二基板，以及设置于所述第一基板和第二基板之间的液晶层，所述第一基板包括如上述所说的阵列基板，所述第二基板包括：

第二衬底基板；

色阻层，设于所述第二衬底基板上；

黑色矩阵，设于所述第二衬底基板上；以及

电极层，设于所述色阻层和所述黑色矩阵上。

在一个实施例中，所述间隔层的厚度d₅满足以下公式：