[实用新型]一种锁相环接口信号抗干扰装置

说明书

一种锁相环接口信号抗干扰装置，包括顶层电路板(1)、低层电路板(2)、衬底层(4)；所述顶层电路板(1)、低层电路板(2)、衬底层(4)依次连接，低层电路板(2)位于顶层电路板(1)和衬底层(4)之间；所述顶层电路板(1)上布设有锁相环接口信号电路(11)，所述低层电路板(2)上布设有第一屏蔽线(13)，第一屏蔽线(13)为带有槽的矩形金属层。第一屏蔽线(13)上的槽为多个等间距平行排列的矩形区域(14)，该矩形区域(14)的宽度为0.5um～1um，相邻矩形区域(14)之间的间距为2～5um。本实用新型装置解决了芯片内接口信号的噪声耦合和串扰等干扰问题。

技术领域

本实用新型涉一种锁相环接口信号抗干扰装置，属于电磁兼容技术领域。

背景技术

锁相环输出信号指标主要有相噪、杂散、谐波抑制、输出功率和调频时间，其中相噪、谐波抑制和杂散成为影响系统指标的主要因素和设计难点。锁相环的晶振输入、电荷泵的输入和压控振荡器的高频输出信号都是通过I/O接口和片外电路交换信号，晶振输入信号和振荡器高频输出信号本身是频率较高的时钟信号，每翻转一次都会给信号布线下方的衬底和周围的敏感信号带来干扰；成本和功耗考量，锁相环中的环路滤波器通常放在片外，电荷泵的输出信号通过I/O接口与片外环路滤波器连接，该输出敏感信号容易受到衬底噪声和高频带噪声信号的干扰，导致锁相环输出信号的相噪性能变差、杂散难于抑制。为了得到稳定的输出，除了通过优化锁相环电路结构外，更重要是装置内合理的布局和布线，尽量降低噪声的干扰。

实用新型内容

本实用新型的目的在于克服现有技术的上述不足，提供一种锁相环接口信号抗干扰装置，通过在接口信号走线下方铺设条状低层金属形成的屏蔽线，解决了芯片内接口信号的噪声耦合和串扰等干扰问题。

本实用新型的上述目的是通过如下技术方案予以实现的：

一种锁相环接口信号抗干扰装置，包括顶层电路板、低层电路板、衬底层；

所述顶层电路板、低层电路板、衬底层依次连接，低层电路板位于顶层电路板和衬底层之间；所述顶层电路板上布设有锁相环接口信号电路，所述低层电路板上布设有第一屏蔽线，第一屏蔽线为带有槽的矩形金属层。

上述锁相环接口信号抗干扰装置，所述第一屏蔽线的宽度至少比所述信号电路的走线宽度宽2um～5um。

上述锁相环接口信号抗干扰装置，当锁相环接口信号抗干扰装置还包括多个第一电路板时，第一电路板位于所述低层电路板和衬底层之间。

上述锁相环接口信号抗干扰装置，所述第一屏蔽线上的槽为多个等间距平行排列的矩形区域，该矩形区域的宽度为0.5um～1um，相邻矩形区域之间的间距为2～5um。

上述锁相环接口信号抗干扰装置，所述锁相环接口信号电路位于所述顶层电路板的中间，锁相环接口信号电路的两侧布设有第二屏蔽线，第二屏蔽线为金属层。

上述锁相环接口信号抗干扰装置，所述顶层电路板上的第二屏蔽线与低层电路板上的第一屏蔽线连接。

上述锁相环接口信号抗干扰装置，所述顶层电路板上还布设有焊盘，所述焊盘与锁相环接口信号电路连接。

上述锁相环接口信号抗干扰装置，所述锁相环接口信号电路的走线宽度至少为1.5W1，W1为满足锁相环接口信号电路最大电流密度条件下的最小金属宽度。

上述锁相环接口信号抗干扰装置，所述锁相环接口信号电路与锁相环的其他电路的间距不小于5um。

上述锁相环接口信号抗干扰装置，所述衬底层采用硅材料。

本实用新型与现有技术相比的有益效果是：

(1)锁相环特殊的接口信号的布线设计采用顶层金属：锁相环特殊的接口信号采用顶层金属走线，以增加敏感信号和芯片衬底的距离；