[实用新型]一种低相位噪声宽带环型振荡器

说明书

本实用新型公开了一种低相位噪声宽带环型振荡器，属于半导体集成电路技术领域，该环型振荡器包括第一级延迟模块(1)和第二级延迟模块(2)。其中，所述第一级延迟模块(1)包括输入输出反相器单元(11)、锁存器单元(12)、开关电容阵列单元(13)和传输门单元(14)；运用锁存器单元(12)本身提供的额外延迟使得两级延迟模块就可以维持振荡，节约了功耗；采用锁存器单元(12)形成的正反馈来提高振荡信号在边沿的转换速率；采用开关电容阵列单元(13)和传输门单元(14)可变电阻调节频率的方法，实现所述低相位噪声宽带环型振荡器的频率的粗调与细调。该低相位噪声宽带环型振荡器输出频率范围大，相位噪声低，功耗低。

技术领域

本发明涉及半导体集成电路技术领域，尤其涉及一种低相位噪声宽带环型振荡器。

背景技术

随着集成电路产业的发展，锁相环(Phase Locked Loop，PLL)被广泛用于时钟和频率合成器的设计。时钟模块的应用包括给高性能的模数转换电路 (Analog to DigitalConverter，ADC)和基带输出级接口电路提供高性能时钟等等。这些应用要求时钟锁相环具有低抖动宽频率范围的输出。一般来说，PLL的设计分为两个典型的大类，一类是采用电感电容压控振荡器(LC Voltage-Controlled Oscillator，LC-VCO)的PLL，它的优点是噪声性能好，功耗低，缺点是面积大，调谐范围小；另一类是采用环型压控振荡器(Ring Voltage-controlled Oscillator，Ring-VCO)的PLL，它的优点是调谐范围大，面积小，工艺移植性好，不易受电磁耦合影响，缺点是噪声性能差，功耗相对较高。基于Ring-VCO的PLL由于其面积小等的优点使对其的设计和研究得到工程师们的重视。

在基于Ring-VCO的PLL中，为了改善其输出相位噪声性能，需要解决电荷泵，分频器，量化噪声等对小带宽的要求与Ring-VCO对大带宽要求的最基本的矛盾，一些主流的方法采用下采样结构或者注入锁定环路等等来优化带内的噪声从而使环路可以采用大的带宽来抑制Ring-VCO的相位噪声，解决以上描述的带宽的矛盾，从而使基于Ring-VCO的PLL能得到与LC-VCO PLL一样的相位噪声性能。但采用下采样等环路会引入有限的捕获范围等问题，所以基于传统的PLL顶层结构设计Ring-VCO型PLL依然具有现实意义。

为了解决Ring-VCO型PLL的相位噪声问题，设计低相位噪声的Ring-VCO 变得尤为重要。现在最常用的两种现有技术是：

现有技术一：采用电阻作负载的差分放大器作为延迟单元，四级延迟单元连接，环路中有一个延迟单元接成同相形式，而其他的延迟单元接成反相形式。延迟单元如图1所示，采用正反馈技术来调节延迟单元的延迟时间，当电流I1 变化时，M3，M4的小信号等效阻抗会发生变化，差分对的等效负载阻抗也会发生变化，从而导致该延迟单元的延迟时间发生变化，进而调节振荡器的频率。这一技术的缺陷是：由于采用四级延迟单元，相位噪声性能受到限制，功耗大，通过调节负阻对的阻值来控制频率使得调谐范围小。同时，作为差分调谐结构，需要差分电荷泵结构对其进行控制，限制了其在PLL中的应用。

现有技术二：采用两个反馈环路将单端的传输门环型振荡器转化成差分环型振荡器并具有对电源波动的抗干扰能力。如图2所示，MP1和MP2组成第一个反馈环路，用来补偿电源波动引起的延迟时间波动；MN1和MN2组成第二个反馈环路，构成相互耦合的锁存器用来实现差分操作以及进一步实现电源噪声抑制。这一技术的缺陷是：调谐控制器件处在延迟单元内部，起振容易受到图中调谐电压Vctrl的影响，同样需要四级延迟单元来满足起振条件，相位噪声性能受到限制，功耗大。

可见，现有技术中Ring-VCO设计很难同时满足频率范围大，相位噪声低和功耗低的需求。

发明内容