[实用新型]一种多SOC系统JTAG调试自动切换的装置

权利要求书

1.一种多SOC系统JTAG调试自动切换的装置，与以太网调试接口连接，其特征在于：包括ZYNQ芯片、总线收发器U1、总线收发器U4、JTAG接口、FPGA芯片，所述ZYNQ芯片、总线收发器U1、JTAG接口、总线收发器U4以及FPGA芯片依次连接，所述ZYNQ芯片与以太网调试接口连接；

所述总线收发器U1包括OE_N端，所述ZYNQ芯片包括OE端，所述总线收发器U1的OE_N端与ZYNQ芯片的OE端连接。

2.根据权利要求1所述的一种多SOC系统JTAG调试自动切换的装置，其特征在于：所述ZYNQ芯片包括PL侧和PS侧，所述ZYNQ芯片的PL侧通过总线收发器U1与JTAG接口连接。

3.根据权利要求2所述的一种多SOC系统JTAG调试自动切换的装置，其特征在于：所述总线收发器U1、总线收发器U4均为SN74AVC4T774RSVR，所述总线收发器U1包括VCCA、VCCB、DIR1、DIR2、DIR3、DIR4、GND，所述总线收发器U4包括VCCA、VCCB、DIR1、DIR2、DIR3、DIR4、OE_N、GND；

所述总线收发器U1和总线收发器U4的VCCA分别接入1.8V电源，总线收发器U1和总线收发器U4的VCCB分别接入3.3V电源；

所述总线收发器U1的DIR1、DIR2、DIR3、DIR4、GND均接地，总线收发器U1的OE_N与ZYNQ芯片的OE端连接，所述总线收发器U2的DIR1、DIR2、DIR3、DIR4、OE_N、GND均接地。

4.根据权利要求3所述的一种多SOC系统JTAG调试自动切换的装置，其特征在于：所述ZYNQ芯片、JTAG接口以及FPGA芯片均包括TDO、TMS、TDI、TCK，所述TDO为数据输出端口，TMS为测试模式选择端口，TDI为数据输入端口，TCK为时钟端口；

所述总线收发器U1和总线收发器U4均包括接线端A1、接线端A2、接线端A3、接线端A4、接线端B1、接线端B2、接线端B3、接线端B4。

5.根据权利要求4所述的一种多SOC系统JTAG调试自动切换的装置，其特征在于：所述ZYNQ芯片的TDO与总线收发器U1的接线端A1连接，总线收发器U1的接线端B1与JTAG接口的TDO连接，JTAG接口的TDO与总线收发器U4的接线端A1连接，总线收发器U4的接线端B1与FPGA芯片的TDO连接。

6.根据权利要求4所述的一种多SOC系统JTAG调试自动切换的装置，其特征在于：所述ZYNQ芯片的TMS与总线收发器U1的接线端A2连接，总线收发器U1的接线端B2与JTAG接口的TMS连接，JTAG接口的TMS与总线收发器U4的接线端A2连接，总线收发器U4的接线端B2与FPGA芯片的TMS连接。

7.根据权利要求4所述的一种多SOC系统JTAG调试自动切换的装置，其特征在于：所述ZYNQ芯片的TDI与总线收发器U1的接线端A3连接，总线收发器U1的接线端B3与JTAG接口的TDI连接，JTAG接口的TDI与总线收发器U4的接线端A3连接，总线收发器U4的接线端B3与FPGA芯片的TDI连接。

8.根据权利要求4所述的一种多SOC系统JTAG调试自动切换的装置，其特征在于：所述ZYNQ芯片的TCK与总线收发器U1的接线端A4连接，总线收发器U1的接线端B4与JTAG接口的TCK连接，JTAG接口的TCK与总线收发器U4的接线端A4连接，总线收发器U4的接线端B4与FPGA芯片的TCK连接。

9.根据权利要求4所述的一种多SOC系统JTAG调试自动切换的装置，其特征在于：所述JTAG接口的TDO、TMS、TDI、TCK分别通过10K欧电阻外接3.3V电源。

10.根据权利要求1所述的一种多SOC系统JTAG调试自动切换的装置，其特征在于：所述ZYNQ芯片的PS侧接入以太网。