[实用新型]一种像素结构

说明书

本实用新型提供了一种像素结构，包括共用数据线、第一薄膜晶体管、第二薄膜晶体管、第一补偿层和第二补偿层；第一像素单元的漏极靠近第一补偿层一端的设计端线与第一补偿层的设计端线交接；第二像素单元的漏极靠近第二补偿层一端的设计端线与第二补偿层的设计端线交接；第一薄膜晶体管的漏极靠近第一补偿层一端的线宽等于其靠近第一薄膜晶体管的栅极的一端的线宽的两倍，第二薄膜晶体管的漏极靠近第二补偿层一端的线宽等于其靠近第二薄膜晶体管的栅极的一端的线宽的两倍。本实用新型提供的像素结构在不出现制作偏差的情况下，寄生电容最小化，在出现制作偏差的情况下，保证了共用数据线的左右两侧的寄生电容的相等，有效保证了显示效果。

技术领域

本实用新型涉及了显示技术领域，特别是涉及了一种像素结构。

背景技术

在像素结构中的薄膜晶体管中，栅极与漏极之间会形成寄生电容，影响像素电压的跳变，是影响显示质量的重要因素，其中寄生电容的大小与薄膜晶体管中栅极与漏极的重叠面积成正相关。现有采用共用数据线结构的像素结构，即是由同一条数据线分别在左右两侧各连接薄膜晶体管，这样能够减少数据线数量，降低驱动成本，但是由于薄膜晶体管的栅极和漏极布置在不同层中，需要在不同的制程中依次制作，这样就使得栅极与漏极的重叠面积不可精确控制，再出现偏差时，一侧的薄膜晶体管的寄生电容增加而另一侧的薄膜晶体管的寄生电容减少，从而使得分别布置于共用数据线两侧的薄膜晶体管的栅极与漏极形成的寄生电容不相等，进而造成显示异常。

实用新型内容

本实用新型所要解决的技术问题是能够有效解决现有采用共用数据线的像素结构中，由于制作误差导致共用数据线左右两侧的薄膜晶体管的栅极与漏极形成的寄生电容不相等，引起显示异常的问题。

为解决上述技术问题，本实用新型提供了一种像素结构，包括共用数据线、分别设于所述共用数据线两侧的第一薄膜晶体管和第二薄膜晶体管、与所述第一薄膜晶体管的栅极电性连接的第一补偿层和与所述第二薄膜晶体管的栅极电性连接的第二补偿层；所述第一像素单元的漏极靠近所述第一补偿层一端的设计端线与所述第一补偿层的设计端线交接；所述第二像素单元的漏极靠近所述第二补偿层一端的设计端线与所述第二补偿层的设计端线交接；所述第一薄膜晶体管的漏极靠近所述第一补偿层一端的线宽等于其靠近第一薄膜晶体管的栅极的一端的线宽的两倍，所述第二薄膜晶体管的漏极靠近所述第二补偿层一端的线宽等于其靠近第二薄膜晶体管的栅极的一端的线宽的两倍。

作为本实用新型的一种优选方案，还包括与所述共用数据线交叉布置的第一栅极线和第二栅极线；所述第一薄膜晶体管的栅极连接至所述第一栅极线，所述第二薄膜晶体管的栅极连接至所述第二栅极线。

作为本实用新型的一种优选方案，所述第一补偿层的材质与所述栅极线的材质一致且位于同层。

作为本实用新型的一种优选方案，所述第二补偿层的材质与所述栅极线的材质一致且位于同层。

作为本实用新型的一种优选方案，所述第一薄膜晶体管的源极与所述共用数据线电性连接，所述第二薄膜晶体管的源极与所述共用数据线电性连接。

作为本实用新型的一种优选方案，还包括与所述第一薄膜晶体管电性连接的第一像素电极和与所述第二薄膜警惕管电性连接的第二像素电极。

本实用新型具有如下技术效果：本实用新型提供的一种像素结构由于分别在共用数据线的两侧形成第一补偿层和第二补偿层，并使得所述第一像素单元的漏极靠近所述第一补偿层一端的设计端线与所述第一补偿层的设计端线交接；所述第二像素单元的漏极靠近所述第二补偿层一端的设计端线与所述第二补偿层的设计端线交接；这样，在不出现制作偏差的情况下，像素结构中两侧的寄生电容均为栅极与漏极组成的电容且相等，使得寄生电容能够达到最小化。而在出现制作偏差的情况下，依然保证了共用数据线的左右两侧的寄生电容的相等，有效保证了显示效果。

附图说明

图1为本实用新型提供的一种像素结构的结构示意图；