[实用新型]一种基于FPGA的CNN加速优化装置

说明书

本实用新型公开了一种基于FPGA的CNN加速优化装置，包括：主控模块和外部存储器模块；主控模块具体为FPGA片上系统，外部存储器模块具体为DDR3 DRAM，DDR3 DRAM直接连接到了FPGA片上系统的BANK37、BANK38和BANK39的存储器接口上。本实用新型能够利用FPGA的快速并行处理和极低功耗的高效能计算特性，实现深度卷积神经网络模型中复杂度最高的卷积计算部分，在保证算法正确率的前提下，大幅提升算法效率，降低功耗。

技术领域

本发明涉及数字图像处理、模式识别技术领域，尤其是一种基于FPGA的CNN加速优化装置。

背景技术

CNN是著名的深度学习架构，从人工神经网络扩展而来，因为它能模仿生物视觉神经的行为获得很高识别准确率，所以CNN已经广泛用于图像识别。最近，基于深度学习算法的现代应用高速增长进一步改善了研究和实现。现有的大部分CNN实现主要是基于通用处理器CPU实现的。由于CNN的特殊计算模式，通用处理器实现CNN并不高效，所以很难满足性能需求。

典型的CNN算法模型由两部分组成特征提取器和分类器。其中特征提取器负责生成输入数据的低维特征向量，对数据具有较好的鲁棒性。该向量作为分类器(通常基于传统的人工神经网络)的输入数据进行分类,得到输入数据的分类结果。

在CNN网络结构中，层内计算是独立不相关的，而层间结构可以理解为是一个流水结构。CPU由于其自身特点无法充分地挖掘CNN内部的并行性。FPGA作为一种计算密集型加速部件，通过将算法映射到FPGA上的并行硬件进行加速。FPGA上所设计的各个硬件模块可以并行执行。各个硬件模块输入输出的相互连接以及FPGA所提供的流水结构可以很好地和CNN算法相匹配，充分利用算法网络结构内部的并行性，在提高运算速度的同时缩小了能耗。

发明内容

本发明所要解决的技术问题在于，提供一种基于FPGA的CNN加速优化装置，能够利用FPGA的快速并行处理和极低功耗的高效能计算特性，实现深度卷积神经网络模型中复杂度最高的卷积计算部分，在保证算法正确率的前提下，大幅提升算法效率，降低功耗。

为解决上述技术问题，本发明提供一种基于FPGA的CNN加速优化装置，包括：主控模块和外部存储器模块；主控模块具体为FPGA片上系统，外部存储器模块具体为DDR3DRAM，DDR3DRAM直接连接到了FPGA片上系统的BANK37、BANK38和 BANK39的存储器接口上。

优选的，DDR3DRAM内存条的存储空间为1GB，由8片容量为128M的内存芯片U1、U2、U3、U4、U6、U7、U8和U9组成；U1、U2、U3和U4排列在内存条的正面， U6、U7、U8和U9排列在内存条的背面，将8个内存芯片的片选引脚CS#连接到芯片选择引脚S0#上，S0#引脚用来使能和禁止命令译码。

优选的，DDR3DRAM中，每个内存芯片的ZQ引脚外接一个240Ω的电阻与地相连，用来校准芯片的ODT和输出驱动。

优选的，FPGA片上系统包括定时器、串口、MicroBlaze处理器、加速器、第一数据传输引擎、第二数据传输引擎、中断控制器和、存储器接口控制器、AXI4lite总线和 AXI4总线；Timer、UART、加速器和MicroBlaze处理器分别与AXI4lite总线相连， MicroBlaze处理器、第一数据传输引擎、第二数据传输引擎和存储器接口控制器分别与 AXI4总线相连，加速器与第一数据传输引擎和第二数据传输引擎分别相连，中断控制器连接在加速器和MicroBlaze处理器之间。

优选的，AXI4lite总线用于传输命令，AXI4总线用于传输数据。