[实用新型]一种基于FPGA的CNN加速优化装置

权利要求书

1.一种基于FPGA的CNN加速优化装置，其特征在于，包括：主控模块和外部存储器模块；主控模块具体为FPGA片上系统，外部存储器模块具体为DDR3 DRAM，DDR3 DRAM直接连接到了FPGA片上系统的BANK37、BANK38和BANK39的存储器接口上。

2.如权利要求1所述的基于FPGA的CNN加速优化装置，其特征在于，DDR3 DRAM内存条的存储空间为1GB，由8片容量为128M的内存芯片U1、U2、U3、U4、U6、U7、U8和U9组成；U1、U2、U3和U4排列在内存条的正面，U6、U7、U8和U9排列在内存条的背面，将8个内存芯片的片选引脚CS#连接到芯片选择引脚S0#上，S0#引脚用来使能和禁止命令译码。

3.如权利要求2所述的基于FPGA的CNN加速优化装置，其特征在于，DDR3 DRAM中，每个内存芯片的ZQ引脚外接一个240Ω的电阻与地相连，用来校准芯片的ODT和输出驱动。

4.如权利要求1所述的基于FPGA的CNN加速优化装置，其特征在于，FPGA片上系统包括定时器、串口、MicroBlaze处理器、加速器、第一数据传输引擎、第二数据传输引擎、中断控制器和、存储器接口控制器、AXI4lite总线和AXI4总线；定时器、串口、加速器和MicroBlaze处理器分别与AXI4lite总线相连，MicroBlaze处理器、第一数据传输引擎、第二数据传输引擎和存储器接口控制器分别与AXI4总线相连，加速器与第一数据传输引擎和第二数据传输引擎分别相连，中断控制器连接在加速器和MicroBlaze处理器之间。

5.如权利要求4所述的基于FPGA的CNN加速优化装置，其特征在于，AXI4lite总线用于传输命令，AXI4总线用于传输数据。