[实用新型]缓冲器级设备、缓冲器电路和用于传输数据的系统

权利要求书

1.一种缓冲器级设备，其特征在于，包括：

数据输入，被配置为接收数据信号；

时钟输入，被配置为接收时钟信号；

数据输出；以及

处理器，耦合到所述数据输入和所述时钟输入，并且被配置为与所述时钟信号的时钟周期同步地向所述数据输出传送来自所述数据信号的数据，其中所述处理器包括第一缓冲器模块和第二缓冲器模块，所述第一缓冲器模块被配置为在时钟周期的前半部分期间与所述时钟信号的第一边沿同步地向所述数据输出传送每个数据，所述第二缓冲器模块被配置为在所述时钟周期的后半部分期间将所述数据保持在所述数据输出处。

2.根据权利要求1所述的设备，其特征在于，所述第一缓冲器模块被配置为通过在所述数据输出上施加第一数据来响应由所述第一缓冲器模块对所述第一数据和由所述第二缓冲器模块对第二数据的向所述数据输出的联合传送。

3.根据权利要求1所述的设备，其特征在于，所述第一缓冲器模块包括第一上拉晶体管和第一下拉晶体管，所述第一上拉晶体管和所述第一下拉晶体管均在导通状态下具有低于低阈值的阻抗，并且其中所述第二缓冲器模块包括第二上拉晶体管和第二下拉晶体管，所述第二上拉晶体管和所述第二下拉晶体管均在导通状态下具有高于高阈值的阻抗，所述高阈值高于所述低阈值。

4.根据权利要求3所述的设备，其特征在于，所述低阈值是40欧姆，并且所述高阈值是1000欧姆。

5.根据权利要求3所述的设备，其特征在于，所述第一上拉晶体管和所述第二上拉晶体管中的每个上拉晶体管具有耦合到高电平参考电压源的源极并且具有耦合到所述数据输出的漏极，并且所述第一下拉晶体管和所述第二下拉晶体管中的每个下拉晶体管具有耦合到低电平参考电压源的源极并且具有耦合到所述数据输出的漏极。

6.根据权利要求5所述的设备，其特征在于，所述第一缓冲器模块包括：

第一逻辑电路，具有耦合到所述第一上拉晶体管的控制端子的输出，所述第一逻辑电路被配置为接收触发信号；以及

第二逻辑电路，具有耦合到所述第一下拉晶体管的输出，所述第二逻辑电路被配置为接收所述触发信号。

7.根据权利要求6所述的设备，其特征在于，所述第一逻辑电路包括：

第一反相器，具有耦合到所述第一上拉晶体管的控制端子的输出；

或非门，具有耦合到所述第一反相器的输出；以及

第二反相器，具有耦合到所述或非门的输出，所述第二反相器被配置为接收所述触发信号，并且其中所述第二逻辑电路包括：

第三反相器，具有耦合到所述第一下拉晶体管的控制端子的输出；以及

与非门，具有耦合到所述第三反相器的输出，所述与非门被配置为接收所述触发信号。

8.根据权利要求1所述的设备，其特征在于，所述处理器进一步包括触发信号发生器，所述触发信号发生器耦合到所述时钟输入，并且被配置为生成第一缓冲器模块触发信号和第二缓冲器模块触发信号以触发分别由所述第一缓冲器模块和所述第二缓冲器模块对每个数据的传送。

9.根据权利要求8所述的设备，其特征在于，所述触发信号发生器被配置为通过控制由所述第一缓冲器模块对第一数据的传送并且控制由所述第二缓冲器模块对第二数据的传送的停止来响应所述时钟信号的第一边沿。

10.根据权利要求8所述的设备，其特征在于，所述触发信号发生器被配置为通过控制由所述第二缓冲器模块对第一数据的传送并且控制由所述第一缓冲器模块对所述第一数据的传送的停止来响应所述时钟信号的第二边沿。