[实用新型]一种并口读写SPI接口的控制装置

权利要求书

1.一种并口读写SPI接口的控制装置,其特征在于它具有：时钟分频控制电路、并口控制电路、片选信号控制电路、串行数据发送电路、串行数据接收电路；其中，时钟分频控制电路输出端接片选信号控制电路输入端；片选信号控制电路输出端接串行数据发送电路输入端，接串行数据接收电路输入端；并口控制电路输出端接串行数据发送电路输入端；串行数据接收电路输出端接并口控制电路输入端。

2.根据权利要求1所述的一种并口读写SPI接口的控制装置，其特征在于串行数据发送电路，是由集成电路U6，集成电路U7，集成电路U8连接构成，其中，集成电路U6的引脚1，10接地，U8的引脚5，12接地，U11的引脚1，10接地，集成电路U6的引脚20接5V，U8的引脚3，24接5V,集成电路U 11的引脚20接5V,集成电路U6的引脚12接集成电路U8的引脚23，集成电路U6的引脚13接集成电路U8的引脚22，集成电路U6的引脚14接集成电路U8的引脚21，集成电路U6的引脚15接集成电路U8的引脚20，集成电路U6的引脚16接集成电路U8的引脚19，集成电路U6的引脚17接集成电路U8的引脚18，集成电路U6的引脚18接集成电路U8的引脚17，集成电路U6的引脚19接集成电路U8的引脚16，集成电路U8的引脚7接集成电路U11的引脚19，集成电路U8的引脚8接集成电路U11的引脚18，集成电路U8的引脚9接集成电路U11的引脚17，集成电路U8的引脚10接集成电路U11的引脚16，集成电路U8的引脚11接集成电路U11的引脚15，集成电路U8的引脚13接集成电路U11的引脚14，集成电路U8的引脚14接集成电路U11的引脚13，集成电路U8的引脚15接集成电路U11的引脚12，集成电路U6，U7的型号为DM74LS564，集成电路U8的型号为SN54LS674。

3.根据权利要求1所述的一种并口读写SPI接口的控制装置，其特征在于所述的并口控制电路，是由连接器J1，集成电路U7，电阻R6～R21连接构成，连接器J1的引脚1接集成电路U7的引脚6，连接器J1的引脚2接集成电路U7的引脚35，连接器J1的引脚3接集成电路U7的引脚8，连接器J1的引脚4接集成电路U7的引脚9，连接器J1的引脚5接集成电路U7的引脚36，连接器J1的引脚6接集成电路U7的引脚5，连接器J1的引脚7接集成电路U7的引脚27，连接器J1的引脚8接集成电路U7的引脚28，连接器J1的引脚9接集成电路U7的引脚29，连接器J1的引脚10接集成电路U7的引脚30，连接器J1的引脚11接集成电路U7的引脚31，连接器J1的引脚12接集成电路U7的引脚32，连接器J1的引脚13接集成电路U7的引脚33，连接器J1的引脚14接集成电路U7的引脚34，R6的引脚2接集成电路U7的引脚4，R7的引脚2接集成电路U7的引脚3，R8的引脚2接集成电路U7的引脚2，R9的引脚2接集成电路U7的引脚1，R10的引脚2接集成电路U7的引脚40，R11的引脚2接集成电路U7的引脚39，R12的引脚2接集成电路U7的引脚38，R13的引脚2接集成电路U7的引脚37，R14的引脚2接集成电路U7的引脚18，R15的引脚2接集成电路U7的引脚19，R16的引脚2接集成电路U7的引脚20，R17的引脚2接集成电路U7的引脚21，R18的引脚2接集成电路U7的引脚22，R19的引脚2接集成电路U7的引脚23，R20的引脚2接集成电路U7的引脚24，R21的引脚2接集成电路U7的引脚25，连接器J1的引脚15，16接地，集成电路U7的引脚7接地，集成电路U7的引脚26接5V。

4.根据权利要求1所述的一种并口读写SPI接口的控制装置，其特征在于所述的片选信号控制电路，是由连接器J2，集成电路U2，U3，U4连接构成，其中，集成电路U2的引脚12，14，15，16接5V，集成电路U3的引脚16，集成电路U4的引脚4，5，16接5V，集成电路U2的引脚7接-5V，集成电路U4的引脚2，3，8，10，12，13接地，集成电路U2的引脚6,8，9接地，集成电路U2的引脚3接集成电路U3的引脚10，集成电路U2的引脚11接集成电路U3的引脚11，U10的引脚9，集成电路U3的引脚3接集成电路U4的引脚1，集成电路U3的引脚5接集成电路U4的引脚14，集成电路U3的引脚6接集成电路U4的引脚11，集成电路U3的引脚7接集成电路U4的引脚9，集成电路U2的引脚10接集成电路U4的引脚6，集成电路U8的引脚1，集成电路U2的引脚13接集成电路U8的引脚2，集成电路U2的型号为CD4051，集成电路U3的型号为CD4040B，集成电路U4的型号为DM74LS85。