[实用新型]一种快速锁定的全数字延迟锁相环

权利要求书

1.一种快速锁定的全数字延迟锁相环，其特征在于，包括：鉴相器、相位测量模块、相位调节模块和同频异相信号发生器；

所述鉴相器的输入端用于接收给定时钟信号和外部时钟网络提供的反馈信号，所述鉴相器的输出端与所述相位测量模块的输入端相连接；

所述相位测量模块的输出端与所述相位调节模块的第一输入端相连接；

所述相位调节模块的输出端与外部时钟网络相连接；

所述同频异相信号发生器的输入端用于接收所述给定时钟信号，所述同频异相信号发生器的输出端与所述相位调节模块的第二输入端相连接。

2.根据权利要求1所述的全数字延迟锁相环，其特征在于，所述相位测量模块包括第一计数器、第二计数器和锁存器；

所述第一计数器的第一输入端用于接收超前信号，第二输入端用于接收相位误差信号，所述第一计数器的输出端与所述锁存器的输入端相连接；

所述第二计数器的第一输入端用于接收滞后信号，第二输入端用于接收相位误差信号，所述第二计数器的输出端与所述锁存器的所述输入端相连接；

所述锁存器的输出端用于输出相位误差数字信号；

其中，所述超前信号是指给定时钟信号超前于反馈信号时鉴相器向第一计数器发送的标识信号；

所述滞后信号是指给定时钟信号滞后于反馈信号时鉴相器向第二计数器发送的标识信号；

所述相位误差信号是指由鉴相器输出的反映给定时钟信号与反馈信号之间相位误差的方波信号。

3.根据权利要求1所述的全数字延迟锁相环，其特征在于，所述同频异相信号发生器包括测频器、模可变计数器和反相器；

所述测频器、模可变计数器和反相器依次首尾相连；

所述测频器的输入端用于接收所述给定时钟信号，所述反相器的输出端用于输出同频异相信号。

4.根据权利要求1所述的全数字延迟锁相环，其特征在于，所述相位调节模块包括控制器、粗调延迟模块和精调延迟模块；

所述粗调延迟模块的第一输入端用于接收所述同频异相信号发生器发送的同频异相信号，所述粗调延迟模块的输出端与所述精调延迟模块的第一输入端相连接；

所述控制器的输入端用于接收所述相位测量模块发送的相位误差数字信号，所述控制器的第一输出端与所述粗调延迟模块的第二输入端相连接，所述控制器的第二输出端与所述精调延迟模块的第二输入端相连接。

5.根据权利要求4所述的全数字延迟锁相环，其特征在于，所述粗调延迟模块和精调延迟模块均由延迟链构成；

每一条所述延迟链均包括1个多路数据选择器和至少1个D触发器；

所述D触发器第一输入端用于接收给定时钟信号的同频异相信号，第二输入端用于接收系统时钟信号，输出端与所述多路数据选择器的第一输入端相连接；

所述多路数据选择器的第二输入端与所述控制器相连接，并根据所述控制器的控制信号生成延迟链的输出信号。

6.根据权利要求5所述的全数字延迟锁相环，其特征在于，所述粗调延迟模块由1条延迟链构成；

所述粗调延迟模块的延迟链包括1个多路数据选择器和64个D触发器；

第一个D触发器的第一输入端用于接收给定时钟信号的同频异相信号，其余63个D触发器的第一输入端与前一个D触发器的输出端相连接，且64个D触发器的第二输入端均用于接收系统时钟信号，64个D触发器的输出端均与所述多路数据选择器的第一输入端相连接；

所述多路数据选择器的第二输入端与所述控制器的第一输出端相连接。

7.根据权利要求5所述的全数字延迟锁相环，其特征在于，所述精调延迟模块由4条延迟链构成；

所述4条延迟链依次首尾相连；

每一条所述精调延迟模块的延迟链包括1个多路数据选择器和16个D触发器；

第一个D触发器的第一输入端用于接收给定时钟信号的同频异相信号，其余15个D触发器的第一输入端与前一个D触发器的输出端相连接，且16个D触发器的第二输入端均用于接收系统时钟信号，16个D触发器的输出端均分别与本条延迟链的多路数据选择器的第一输入端相连接；

每一条延迟链的多路数据选择器的第二输入端均与所述控制器的第二输出端相连接。