[发明专利]半导体器件和半导体器件制造方法

说明书

本申请提供的半导体器件和半导体器件制造方法，涉及半导体技术领域。其中，半导体器件包括：衬底；在衬底上制作的沟道层；在沟道层远离衬底的一面制作的势垒层；在势垒层远离沟道层的一面制作的应力增强型钝化层；基于钝化层制作的电极，其中，该电极包括源极、漏极和位于该源极与该漏极之间的栅极；基于应力增强型钝化层开设的至少一个位于栅极和漏极之间的凹槽结构，该凹槽结构与该栅极之间的距离小于与漏极之间的距离。通过上述设置，可以改善现有的半导体器件存在的击穿电压低或制造复杂度高且高频功率特性不佳的问题。

技术领域

本申请涉及半导体技术领域，具体而言，涉及一种半导体器件和半导体器件制造方法。

背景技术

氮化物半导体材料(如GaN)，具有较高的饱和电子迁移速率、高击穿电压和宽禁带宽度，正因为这些特性，基于氮化物的高电子迁移率晶体管(High Electron MobilityTransistor，HEMT)器件吸引了广大研究者与半导体厂商的注意。其中，GaN HEMT器件在未来20年内在高速、高效、高频率通信以及电力电子领域有着极广泛的应用前景。

其中，在实际的GaN HEMT中耐压值一般只能达到理论值的20～30％，这是因为靠近漏极的栅极边缘处在漏端施加高压下会出现电场集中的现象，这种局部区域的高电场可以引起高漏电甚至材料击穿，从而降低器件的击穿电压。所以，在GaN HEMT器件中击穿通常发生在栅极靠近漏极一侧的边缘处。同时，随着时间的增加，高电场也会引起器件表面介质层或半导体材料层退化、变性，进而影响器件工作可靠性，降低器件寿命。

所以，在实际器件的结构设计和工艺研发中，总会采取各种方法降低器件栅极附近的强电场以提高器件的击穿电压并获得优良的可靠性。例如，在栅极靠漏端一侧放置一个场板，如图1所示。场板通常与源极或栅极相连，在栅漏区域产生一个附加电势，可以有效地平抑栅极近漏端边沿附近的电场尖峰，从而提高器件击穿电压及器件可靠性。

但是，上述增加场板的方法也存在诸多弊端。例如，首先在制造工艺上相较于没有场板的工艺，需要增加光刻、金属淀积、刻蚀等工艺步骤，增加了制造复杂度，在增加了成本的同时也降低了良率。并且，若为了有效地提高击穿电压，一般会设置一定长度的场板，这样会产生较大的寄生电容，从而影响器件高频功率特性。

因此，提高一种可以提高半导体器件的击穿电压且不存在制造复杂度高且高频功率特性不佳的问题的技术方案，是亟待解决的技术问题。

发明内容

有鉴于此，本申请的目的在于提供一种半导体器件和半导体器件制造方法，以改善现有的半导体器件存在的击穿电压低或制造复杂度高且高频功率特性不佳的问题。

为实现上述目的，本申请实施例采用如下技术方案：

一种半导体器件，包括：

衬底；

在所述衬底上制作的沟道层；

在所述沟道层远离所述衬底的一面制作的势垒层；

在所述势垒层远离所述沟道层的一面制作的钝化层；

基于所述钝化层制作的电极，其中，该电极包括源极、漏极和位于该源极与该漏极之间的栅极；

所述钝化层是应力增强型钝化层；

基于所应力增强型述钝化层开设的至少一个位于所述栅极和所述漏极之间的凹槽结构，该凹槽结构与该栅极之间的距离小于与漏极之间的距离。

在本申请实施例较佳的选择中，在上述半导体器件中，所述凹槽结构位置对应的势垒层与沟道层界面处的二维电子气至少部分耗尽。

在本申请实施例较佳的选择中，在上述半导体器件中，在所述凹槽结构中靠近所述势垒层的部分的截面积小于远离所述势垒层的部分的截面积。