[发明专利]一种多个IP与EFPGA端口连接方法

说明书

本发明公开了一种多个IP与EFPGA的端口连接方法，包括：使用硬件描述语言建立层次化设计工程，基于层次化设计工程中多个IP在欲连接EFPGA上的逻辑关系将多个IP的IO端口映射到顶层模块的端口上；对IP进行优先级排序；将对层次化设计工程运行逻辑综合的结果中优先级最高的IP的每一个IO与EFPGA的IO模块的单侧端口的IO资源组中的任一合法IO资源进行分配；对分配结果进行全局布局、详细布局和绕线得到时序性能结果；至少两次进行分配，并得到至少两个时序性能结果，择优保存；对第二优先级的IP进行至少两次进行分配，并得到至少两个时序性能结果，择优保存；直至各IP均得到最优时序性能结果。用多个IO的位置去替代单一位置的IP，使集成IP的工作规范化和流程化。

技术领域

本发明涉及IP与EFPGA集成连接领域，尤其涉及一种多个IP与EFPGA端口连接方法。

背景技术

目前，在系统集成中经常会有一个内部IP或第三方IP与EFPGA集成连接的要求，IP的端口与EFPGA的输入和输出IO相连接集成新的芯片，集成后的性能是我们很重视的一个重要环节，EFPGA的四边有大量的输入和输出IO，常规的集成连接会综合评估EFPGA的四边IO端口的性能，导致在连接全局布局和详细布局不能兼顾的弊端。

发明内容

本发明的目的在于解决现有技术存在的缺陷。

为达到上述目的，第一方面一种多个IP与EFPGA的端口连接方法，包括步骤：

使用硬件描述语言建立层次化设计工程，层次化设计工程中包含多个IP在欲连接EFPGA上的逻辑关系和顶层模块；

基于多个IP在欲连接EFPGA上的逻辑关系分别将多个IP的IO端口映射到顶层模块的端口上；且顶层模块端口上各IP的IO端口的映射按照各个IP的端口数量和性能要求的综合信息进行优先级排序形成IP序列；

对层次化设计工程运行逻辑综合，输出综合结果；

将综合结果中第一IP的每一个IO与IO资源组中的任一合法IO资源进行分配，第一IP为IP序列中优先级最高的IP，IO资源组为欲连接EFPGA的IO模块的单侧端口的各IO资源；

对分配的结果进行全局布局、详细布局和绕线，得到绕线的时序性能结果；

至少两次将综合结果中第一IP的每一个IO与IO资源组中的任一合法IO资源进行分配，并对分配的结果分别进行全局布局、详细布局和绕线，得到至少两个时序性能结果，选择并保存时序性能结果最优的IO资源的位置信息；

从IO资源组中移除第一IP时序性能结果最优的IO资源形成新的IO资源组，从IP序列中移除第一IP形成新的IP序列；

若新的IP序列中存在IP，则至少两次将综合结果中第一IP的每一个IO与新的IO资源组中的任一合法IO资源进行分配，并对分配的结果分别进行全局布局、详细布局和绕线，得到至少两个时序性能结果，选择并保存时序性能结果最优的新的第一IP的IO资源的位置信息。

优选地，将综合结果中第一IP的每一个IO与IO资源组中的任一合法IO资源进行分配的同时，将IP序列中除第一IP的其余IP与欲连接EFPGA的IO模块的选定单侧端口以外的其余端口的IO资源进行分配。

优选地，多个IP的IO端口的映射与IO资源组进行分配过程中，全部选择欲连接EFPGA的IO模块的同侧端口的IO资源作为IO资源组。

优选地，当IP序列中存在至少两个IP优先级相等时，随机选择其中任一IP的IO端口的映射与IO资源组进行分配。

优选地，IO资源组包括输入资源组和输出资源组；IP的IO端口的映射根据方向性，选择输入资源组或输出资源组中的任一合法IO资源进行分配。

优选地，硬件描述语言为VHDL或Verilog语言。