[发明专利]功率半导体器件

说明书

本发明提出了一种功率半导体器件，包括第二导电类型衬底、第一导电类型下漂移区、第一导电类型漏极接触区、漏极金属电极、第二导电类型下体区、第一导电类型下源极区、第二导电类型下体接触区、下源电极、下栅介质层、下栅电极、埋氧化层、第一导电类型上漂移区、第二导电类型上体区、第一导电类型上源极区、第二导电类型上体接触区、上源电极、第一导电类型上漏极接触区、上栅介质层、上栅电极，本发明降低了LDMOS器件的导通电阻，同时不影响器件的关态击穿电压特性，在维持击穿电压不变的基础上，采用本发明提出的双层LDMOS器件结构，相比传统LDMOS器件导通电阻降低超过50％，因此有效降低了器件的器件的导通功耗。

技术领域

本发明属于功率半导体器件技术领域，更具体地，涉及低导通电阻的SOI功率半导体器件。

背景技术

随着电子设备、电力系统小型化集成化的发展，功率高压集成电路拥有着越发广阔的市场和应用空间，功率高压集成技术受到越来越多的研究与关注，功率高压集成技术旨在实现高压器件与低压器件的单片集成，为功率高压集成电路研制奠定基础。功率高压器件是功率高压集成功率电路的核心，LDMOS(Laterally diffused MOSFET)作为最重要的高压集成功率器件之一，具有易集成、开关速度快、压控、温度稳定性好等特点，广泛应用在电源电路、模拟开关电路、高压驱动电路等功率高压集成电路中。

常规LDMOS器件如图1所示，电路系统要求高压功率LDMOS具有低的导通电阻(R_on,sp)和寄生电容以减小器件导通损耗和开关损耗，同时具有高的关态击穿电压(BV)，导通电阻与关态耐压两者之间存在矛盾关系，R_on,sp∝BV^2.5，随着器件击穿电压的增加，导通电阻快速上升。为了解决这对矛盾，以Resurf技术为代表的多种器件结构被提出，电子科技大学陈星弼院士在美国发明专利U.S.Patent No.5216275中提出了超结(Super Junction)结构，基于此结构的新型功率MOS器件CoolMOS被提出，该器件在保持器件耐压的同时，大大降低了导通电阻，使得导通电阻与耐压之间的矛盾被缓解，国内外多家大学与公司基于超结原理研制超结LDMOS器件，如图2所示。但是随着电路集成的不断发展，对器件低功耗需求任在不断提高，促使不断探索低导通电阻器件新结构。

SOI(Silicon-On-Insulator)技术通过在硅层内引入绝缘层，将表面的硅层与衬底相隔离，消除了体硅器件的寄生闩锁效应并且使得器件的衬底漏电大大减小，提高了器件的可靠性，常规SOI LDMOS器件结构如图3所示。同时，采用SOI技术之称的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单等众多优点，SOI器件在功率集成电路中占据着越发重要的地位。因此，基于SOI技术研发具有低导通电阻的SOI高压LDMOS器件的研究具有重要的意义。

发明内容

为了在现有技术的基础上进一步降低SOI高压LDMOS器件的导通电阻，减少器件导通损耗，本发明提出了一种功率半导体器件及其可能的工艺实现方式。本发明提出的器件采用了双层器件结构，在传统SOI LDMOS器件的SOI层下方形成器件结构，充分利用了器件的空间，可以在不影响器件关态耐压的条件下，有效降低器件的导通电阻，达到降低器件功耗的目的。

为实现上述发明目的，技术方案如下：