[发明专利]电荷重分配型SARADC电容失配校正方法及系统

说明书

本发明公开了一种电荷重分配型SARADC电容失配校正方法，包括计算SARADC的直流失配DCsubgt;err/subgt;；基于DCsubgt;err/subgt;，计算除第1位电容外其他电容的校正系数；存储校正系数，SARADC正常工作时调用校正系数，对SARADC输出进行校正。同时也公开了相应的系统。本发明摒弃了传统的后台校正，在电路正常量化之前对需要校正的所有电容进行测量和量化，然后提取所需的校正系数并存储起来，在电路正常转换时，在数字域将校正系数加到量化后的输出编码，不需要在模拟域做任何处理，从而达到减小或消除电容失配的目的，适用SARADC小面积、低延时和高速度指标要求。

技术领域

本发明涉及一种电荷重分配型SARADC电容失配校正方法及系统，属于半导体集成电路设计领域。

背景技术

逐次逼近模数转换器(SARADC)的精度较高，功耗和面积小，并且随着纳米级互补金属氧化物半导体(CMOS)工艺的不断发展，高速高精度SARADC成为在各方面的应用越来越广泛。

传统的电荷重分配型SARADC中的数模转换器(DAC)由电容阵列构成，由于工艺偏差，单位电容之间的失配成为限制SARADC精度的重要因素。，电容的比例精度与电容的面积正相关，要想实现更高的比例精度，必须消耗更大的面积。对电容失配进行校正可以消除或减小失配误差，提高SARADC的精度。

目前来看，在纳米级工艺下，比较主流的校正技术是后台校正，对于后台校正，需要实时跟踪器件参数的变化，这样需要复杂的数字电路，会消耗大量的芯片面积和数据延时，且受限于校准算法的运算速度较慢，因此对面积、延时和速度有严格要求的设计中后台校正算法不适用。

综上，现在常用的后台校正不适用SARADC小面积、低延时和高速度的指标要求。

发明内容

本发明提供了一种电荷重分配型SARADC电容失配校正方法及系统，解决了传统方法不适用SARADC小面积、低延时和高速度指标要求的问题。

为了解决上述技术问题，本发明所采用的技术方案是：

电荷重分配型SARADC电容失配校正方法，包括以下步骤，

计算SARADC的直流失配DC_err；

基于DC_err，计算除第1位电容外其他电容的校正系数；

存储校正系数，SARADC正常工作时调用校正系数，对SARADC输出进行校正。

计算DC_err的过程为，将SARADC的差分输入端短接，测量获得的SAR ADC输出DC_out为DC_err。

计算第n位电容校正系数的过程为，

控制第n位电容C_n采样参考高电平Reft，控制其他电容采样参考低电平Refb，控制大于等于第n位电容C_n输出为0；

第n位电容校正系数为，

其中，Ke_n为第n位电容校正系数，Ke_i为第i位电容校正系数，i∈[2,n-1]，S_n为SARADC当前实际输出，T_n为SARADC当前理论输出，D_i为第i位电容对应的二进制位输出结果。

输出校正过程为，若某电容对应的二进制位输出结果为1，则SARADC输出加上该电容校正系数；若某电容对应的二进制位输出结果为0，则SARADC输出内不需要处理。

电荷重分配型SARADC电容失配校正系统，包括，