[发明专利]适用于大面阵CMOS图像传感器的驱动增强型像素结构

说明书

本发明公开适用于大面阵CMOS图像传感器的驱动增强型像素结构，包括N型MOS管M1‑M7，M1为像素传输管，M2为FD节点的复位管，M6为源级跟随器，M7为像素选通管，M3‑M5为开关管,M1的源端接光电二极管，漏端接FD节点，M2的源端接FD节点，漏端接电源电压VDD，M3的源端接FD节点，漏端接M4的源端和M6的栅极，M6的漏端接电源VDD，源端接M7的漏端，M7的源端接节点B，M5的漏源端分别接节点A，节点B，M4的漏端接节点A。本发明可以实现像素SF复用，多级SF的列总线电路结构，可以分段驱动寄生电容，有效减小寄生效应的影响。

技术领域

本发明涉及集成电路技术领域，特别是涉及一种适用于大面阵CMOS图像传感器的驱动增强型像素结构。

背景技术

在CMOS图像传感器领域，像素阵列越大，分辨率越高，拍摄得到的照片效果越好，图像越细腻。随着航空航天以及军事工业的发展，CMOS图像传感器逐渐被应用到遥感相机、星敏感器等空间探测领域，对高分辨率的图像传感器的需要也愈发紧迫，像素体量逐步向亿级发展。

如图1所示，对于大面阵CMOS图像传感器，源极跟随器(source follower，SF)的输出线非常长，伴随很大的寄生电阻和寄生电容效应，当浮动扩散(floating diffusion，FD)节点的电压变化时，反映到列总线输出节点的电压就会产生很大延迟，严重影响传感器帧率的提升。

即大面阵CMOS图像传感器中，由于列总线比较长，甚至可以达到180mm，寄生电容比较大，会使列总线输出节点的电压经过很长时间的延迟才能稳定。

现阶段采用的方法主要是减小金属线宽度以及尽量在高层进行金属走线来减少寄生效应，但是对于可用金属层较少的像素阵列，其效果很有限。

发明内容

本发明的目的是针对现有技术中存在的技术缺陷，而提供一种适用于大面阵CMOS图像传感器的驱动增强型像素结构，是一种可以实现SF复用的驱动增强型像素结构，可以缩短列总线信号输出的延迟时间，使输出电压快速稳定，提高帧频。

为实现本发明的目的所采用的技术方案是：

一种适用于大面阵CMOS图像传感器的驱动增强型像素结构，包括N型MOS管M1-M7，MOS管M1为像素传输管，MOS管M2为FD节点的复位管，MOS管M6为源级跟随器，MOS管M7为像素选通管，MOS管M3-M5为开关管，MOS管M1的源端接光电二极管，漏端接FD节点，MOS管M2的源端接FD节点，漏端接电源电压VDD，MOS管M3的源端接FD节点，漏端接MOS管M4的源端和MOS管M6的栅极，MOS管M4的漏端接入节点A，MOS管M6的漏端接电源VDD，源端接MOS管M7的漏端，MOS管M7的源端接节点B，MOS管M5的漏源端分别接入节点A，节点B。

与现有技术相比，本发明的有益效果是：

本发明提出的驱动增强型像素结构，在传统4T像素结构的基础上，加入三个开关管M3-M5，可以实现像素SF复用，多级SF的列总线电路结构，可以分段驱动寄生电容，有效减小寄生效应的影响。

附图说明

图1传统4T像素结构的列总线寄生效应示意图。

图2本发明提供的可实现SF复用的驱动增强型像素结构图。

图3本发明提供的像素阵列的实施示意图。

图4本发明提供的二级SF驱动的像素配置图。

图5传统4T像素结构与本发明的二级SF驱动的寄生效应对比示意图。

具体实施方式

以下结合附图和具体实施例对本发明作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。