[发明专利]SOC芯片现场可编程逻辑阵列原型综合的方法及其系统

权利要求书

1.SOC芯片现场可编程逻辑阵列原型综合的方法，其特征在于，包括以下步骤：

S1，判断工程文件夹是否建立；若是，进入S3；若否，则进入S2；

S2，根据参数化的器件选择和工程目录，建立工程文件夹；

S3，判断是否存在旧的工程文件夹；若是，进入S5；若否，则进入S4；

S4，建立新的工程文件夹，将syn.tcl文件和pr.tcl文件复制到此文件夹下；

S5，按照当时工程文件夹的时间进行备份；

S6，判断工程文件夹是综合还是布局布线；若是综合，进入S7；若是布局布线，则进入S9；

S7，启动综合工具，调用syn.tcl文件；

S8，判断综合后的工程文件夹是否进行布局布线；若是，进入S9；若否，则进入S10；

S9，启动布局布线工具，调用pr.tcl文件；

S10，输出各类报告；

所述S7中，调用syn.tcl文件过程中先调用syn_add_lib.tcl文件，及syn_add_rtl.tcl文件，再调用syn_fdc.tcl文件，及syn_xdc.tcl文件；

所述syn_add_lib.tcl文件包含用到的各现场平台的IP，按现场可编程逻辑阵列原型硬件平台进行区分；所述syn_add_rtl.tcl文件包含全部的设计文件，用于抓取工程中的寄存器输出及设计，形成综合文件表；所述syn_fdc.tcl文件为综合中工具的约束文件；所述syn_xdc.tcl文件为综合过程中的时序约束文件；

其中，PGA_REV.h，用于记录版本号，自动插入到FPGA逻辑中，能够通过中央处理器读出；

fpga_run.csh，抓取工程中的RTL，形成综合需要的文件表，即syn_add_rtl.tcl；

fpga_syn.pl，负责整个FPGA propotyping综合/布局布线的运行，调度各类综合/布局布线工具；

cmd.sh，综合命令批处理，支持同时进行多个FPGA综合；

pr_genbit_pre，为产生工程文件前，需要加的脚本约束。

2.根据权利要求1所述的SOC芯片现场可编程逻辑阵列原型综合的方法，其特征在于，所述S2中，参数化的器件为v7-2000t或v7-707或4SE820或vu440。

3.根据权利要求1所述的SOC芯片现场可编程逻辑阵列原型综合的方法，其特征在于，所述S2中，工程目录包括综合或布局布线的工程文件，运行过程中产生的临时文件，及最终的文件。

4.根据权利要求1所述的SOC芯片现场可编程逻辑阵列原型综合的方法，其特征在于，所述syn.tcl文件，用于调度各类综合工具，及综合工具的设置，对工程进行综合，输出布局布线的网表。

5.根据权利要求1所述的SOC芯片现场可编程逻辑阵列原型综合的方法，其特征在于，所述S9中，调用pr.tcl文件过程中先调用pr_add_design.tcl文件，及pr_xdc.tcl文件，再调用pr_pin.tcl文件，及pr_floorplan.tcl文件。

6.根据权利要求5所述的SOC芯片现场可编程逻辑阵列原型综合的方法，其特征在于，所述pr_add_design.tcl文件为布局布线的设计文件表；所述pr_xdc.tcl文件为布局布线的时序约束，用于区分各现场可编程逻辑阵列原型硬件平台；所述pr_pin.tcl文件布局布线的管脚约束，用于区分各现场可编程逻辑阵列原型硬件平台；所述pr_floorplan.tcl为布局布线的布局信息文件，包含块位置的约束，现场源语/IP的位置约束，用于区分各现场可编程逻辑阵列原型硬件平台。

7.根据权利要求5所述的SOC芯片现场可编程逻辑阵列原型综合的方法，其特征在于，所述pr.tcl文件，用于调度相关的布局布线工具，及工具的设置，对工程进行布局布线。

8.SOC芯片现场可编程逻辑阵列原型综合的系统，其特征在于，包括第一判断单元，建立单元，第二判断单元，建立复制单元，备份单元，第三判断单元，第一调用单元，第四判断单元，第二调用单元，及输出单元；

所述第一判断单元，用于判断工程文件夹是否建立；

所述建立单元，用于根据参数化的器件选择和工程目录，建立工程文件夹；

所述第二判断单元，用于判断是否存在旧的工程文件夹；

所述建立复制单元，用于建立新的工程文件夹，将syn.tcl文件和pr.tcl文件复制到此文件夹下；

所述备份单元，用于按照当时工程文件夹的时间进行备份；

所述第三判断单元，用于判断工程文件夹是综合还是布局布线；

所述第一调用单元，用于启动综合工具，调用syn.tcl文件；

所述第四判断单元，用于判断综合后的工程文件夹是否进行布局布线；

所述第二调用单元，用于启动布局布线工具，调用pr.tcl文件；

所述输出单元，用于输出各类报告；

调用syn.tcl文件过程中先调用syn_add_lib.tcl文件，及syn_add_rtl.tcl文件，再调用syn_fdc.tcl文件，及syn_xdc.tcl文件；

所述syn_add_lib.tcl文件包含用到的各现场平台的IP，按现场可编程逻辑阵列原型硬件平台进行区分；所述syn_add_rtl.tcl文件包含全部的设计文件，用于抓取工程中的寄存器输出及设计，形成综合文件表；所述syn_fdc.tcl文件为综合中工具的约束文件；所述syn_xdc.tcl文件为综合过程中的时序约束文件；

其中，PGA_REV.h，用于记录版本号，自动插入到FPGA逻辑中，能够通过中央处理器读出；

fpga_run.csh，抓取工程中的RTL，形成综合需要的文件表，即syn_add_rtl.tcl；

fpga_syn.pl，负责整个FPGA propotyping综合/布局布线的运行，调度各类综合/布局布线工具；

cmd.sh，综合命令批处理，支持同时进行多个FPGA综合；

pr_genbit_pre，为产生工程文件前，需要加的脚本约束。